| 講演名 | 2003/2/28 高位合成システムにおけるスレッド分割を用いた低消費電力化手法(システムオンシリコン設計技術並びにこれを活用したVLSI) 内田 純平, 戸川 望, 柳澤 政生, 大附 辰夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では,高位合成システムにおけるスレッド分割を用いた低消費電力化手法を提案する.提案手法では,並列に動作する回路ブロック(スレッド)を明示的に記述できる高位合成システムを対象とする.あるデータパスを実現するスレッドにおいて,局所的なレジスタに着目し,分割された一方の部分スレッド内のみにそのレジスタが生成されるようにスレッドを分割する.このとき,データの依存関係を保つために同期通信が必要となる.分割した部分スレッドは同期通信のため待機状態を持つ.この待機状態にある部分スレッドに対しGated Clockを適用することで,分割する前に比べ回路面積のオーバーヘッドが少なく効果的に低消費電力化が実現できる.さらに,計算機実験により消費電力が削減されていることを確認する. |
| 抄録(英) | This paper proposes a thread partitioning algorithm in low power high-level synthesis. The algorithm is applied to high-level synthesis systems that describe parallel behaving circuit blocks (threads) explicitly. First it focuses on a set R of local registers in a thread. It partitions a thread into two sub-threads, one of which has R and the other does not have R. The partitioned sub-threads need to be synchronized with each other to keep the data dependency of the original thread. Since the partitioned sub-threads have waiting time for synchronization, gated clocks can be applied to each sub-threads. Then power reduced circuits are synthesized, with a low area overhead, compared to original circuits. Experimental results demonstrate effectiveness and efficiency of the algorithm. |
| キーワード(和) | 高位合成 / 低消費電力化 / スレッド分割 / Gated Clock |
| キーワード(英) | high-level synthesis / power reduction / thread partitioning / gated clocks |
| 資料番号 | VLD2002-156,ICD2002-221 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2003/2/28(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 高位合成システムにおけるスレッド分割を用いた低消費電力化手法(システムオンシリコン設計技術並びにこれを活用したVLSI) |
| サブタイトル（和） | |
| タイトル（英） | A Thread Partitioning Algorithm in Low Power High-Level Synthesis |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 高位合成 / high-level synthesis |
| キーワード(2)（和/英） | 低消費電力化 / power reduction |
| キーワード(3)（和/英） | スレッド分割 / thread partitioning |
| キーワード(4)（和/英） | Gated Clock / gated clocks |
| 第 1 著者 氏名（和/英） | 内田 純平 / Jumpei UCHIDA |
| 第 1 著者 所属（和/英） | 早稲田大学理工学部電子情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
| 第 2 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 2 著者 所属（和/英） | 北九州市立大学国際環境工学部情報メデイア工学科:早稲田大学理工学総合研究センター Dept. of Information and Media Sciences, The University of Kitakyushu:Advanced Research Institute for Science and Engineering, Waseda University |
| 第 3 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 3 著者 所属（和/英） | 早稲田大学理工学部電子情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
| 第 4 著者 氏名（和/英） | 大附 辰夫 / Tatsuo OHTSUKI |
| 第 4 著者 所属（和/英） | 早稲田大学理工学部電子情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
| 発表年月日 | 2003/2/28 |
| 資料番号 | VLD2002-156,ICD2002-221 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 684 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |