| 講演名 | 2003/2/28 高速・低電力CMOS LSIに向けた動的制御可能な電圧レベル変換回路(SVL)とその応用(システムオンシリコン設計技術並びにこれを活用したVLSI) 岡 佳憲, 榎本 忠儀, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 携帯機器向けLSIの高性能化と低電力化を実現するため、少数(4～10個)のMOSFETで構成される電圧レベル変換(SVL)回路を開発した.SVL回路は負荷回路が動作状態に入ると負荷回路へ高電圧を、負荷回路が待機状態に入ると低電圧を、適応的に供給する.従って、負荷回路は本来の性能を維持し、待機時消費電力(P_ |
| 抄録(英) | A Self-controllable-voltage-level (SVL) circuit, which can supply a maximum DC voltage to an active-load circuit on request or can decrease the DC voltage supplied, has been developed for use in high-speed, low-power circuits. This SVL circuit can reduce stand-by leakage power of CMOS logic circuits with minimal overheads in terms of chip area and speed. Furthermore, it can also be used by memories and registers, because such circuits fitted with SVL circuits can retain data even in the stand-by mode. The stand-by power of an 8-bit, 0.13-um CMOS ripple carry adder (RCA) with an on-chip SVL circuit is 8.2 nW, namely, 4.0 % of that of an equivalent conventional adder, while the output signal delay is 786 psec, namely, only 2.3 % longer than that of the equivalent conventional adder. Moreover, the stand-by power of a 512-bit memory cell array incorporating an SVL circuit for a 0.13-um 512-bit SRAM is 69.1 nW, 3.9% of that of an equivalent conventional memory-cell array. The read-access time of this SRAM is 285 psec, that is, only 0.7 % slower than that of the equivalent conventional SRAM. |
| キーワード(和) | CMOS / 消費電力 / 電圧レベル変換回路 / 加算回路 / SRAM |
| キーワード(英) | CMOS / power dissipation / DC level converter / ripple carrv adder / SRAM |
| 資料番号 | VLD2002-155,ICD2002-220 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2003/2/28(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 高速・低電力CMOS LSIに向けた動的制御可能な電圧レベル変換回路(SVL)とその応用(システムオンシリコン設計技術並びにこれを活用したVLSI) |
| サブタイトル（和） | |
| タイトル（英） | A Self-controllable Voltage Level (SVL) Circuit and Its Low-Power, High-Speed CMOS Circuit Applications |
| サブタイトル（和） | |
| キーワード(1)（和/英） | CMOS / CMOS |
| キーワード(2)（和/英） | 消費電力 / power dissipation |
| キーワード(3)（和/英） | 電圧レベル変換回路 / DC level converter |
| キーワード(4)（和/英） | 加算回路 / ripple carrv adder |
| キーワード(5)（和/英） | SRAM / SRAM |
| 第 1 著者 氏名（和/英） | 岡 佳憲 / Yoshinori Oka |
| 第 1 著者 所属（和/英） | 中央大学大学院理工学研究科 Graduate School of Science and Engineering, Chuo University |
| 第 2 著者 氏名（和/英） | 榎本 忠儀 / Tadayoshi Enomoto |
| 第 2 著者 所属（和/英） | 中央大学大学院理工学研究科 Graduate School of Science and Engineering, Chuo University |
| 発表年月日 | 2003/2/28 |
| 資料番号 | VLD2002-155,ICD2002-220 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 684 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |