| 講演名 | 2003/2/27 大局的画像領域分割のためのデジタル方式抵抗ヒューズネットワークの設計とFPGAへの実装(システムオンシリコン設計技術並びにこれを活用したVLSI) 中野 鉄平, 森江 隆, 安藤 博士, 石津 任章, 岩田 穆, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | エッジ抽出とノイズ除去(平滑化)を同時に行うことのできるモデルとして,抵抗ヒューズネットワークモデルが提案されており,本論文ではそのモデルをデジタル回路で実現するためのアーキテクチャを提案する.本アーキテクチャは,状態更新時の演算精度を入力画像のビット精度よりもビットシフトにより高くすることで必要な演算精度を確保し,入力画像のビット精度を下げることができる.これによって,メモリ容量を削減できる.また,非線形変換を実現するルックアップテーブルの内容を変更することで,エッジ強調などの画像処理も実行できる.今回はFPGAに実装した例を示し,システム化した結果を述べる. |
| 抄録(英) | The resistive-fuse network model was proposed as a model that segments a image in rough and smoothes each segmented region. This paper proposes a digital architecture of this model. In our architecture, the bit accuracy of input images can be lowered by making the bit accuracy in the state updating calculation higher than that of input images. Thus, the total memory capacity can be reduced. By changing the contents of the look-up tables, we can perform other image processing such as edge emphasis. We also show an implementation of the architecture on an FPGA, and describe a PC system using it. |
| キーワード(和) | 画像処理 / 領域分割 / エッジ強調 / FPGA |
| キーワード(英) | image processing / region segmentation / edge emphasis / FPGA |
| 資料番号 | VLD2002-154,ICD2002-219 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2003/2/27(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 大局的画像領域分割のためのデジタル方式抵抗ヒューズネットワークの設計とFPGAへの実装(システムオンシリコン設計技術並びにこれを活用したVLSI) |
| サブタイトル（和） | |
| タイトル（英） | Design of a Digital Resistive-Fuse Network Circuit for Coarse Image Region Segmentation and Its Implementation Using an FPGA |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 画像処理 / image processing |
| キーワード(2)（和/英） | 領域分割 / region segmentation |
| キーワード(3)（和/英） | エッジ強調 / edge emphasis |
| キーワード(4)（和/英） | FPGA / FPGA |
| 第 1 著者 氏名（和/英） | 中野 鉄平 / Teppei NAKANO |
| 第 1 著者 所属（和/英） | 広島大学大学院先端物質科学研究科 Graduate School of Advanced Sciences of Matter, Hiroshima University |
| 第 2 著者 氏名（和/英） | 森江 隆 / Takashi MORIE |
| 第 2 著者 所属（和/英） | 九州工業大学大学院生命体工学研究科 Graduate School of Life Science and Systems Engineering, Kyushu Institute of Technology |
| 第 3 著者 氏名（和/英） | 安藤 博士 / Hiroshi ANDO |
| 第 3 著者 所属（和/英） | 広島大学ナノデバイス・システム研究センター Research Center for Nanodevices and Systems, Hiroshima University |
| 第 4 著者 氏名（和/英） | 石津 任章 / Hideaki ISHIZU |
| 第 4 著者 所属（和/英） | 広島産業科学技術研究所 Hiroshima Perfectural Institute of Science and Technology |
| 第 5 著者 氏名（和/英） | 岩田 穆 / Atsushi IWATA |
| 第 5 著者 所属（和/英） | 広島大学大学院先端物質科学研究科 Graduate School of Advanced Sciences of Matter, Hiroshima University |
| 発表年月日 | 2003/2/27 |
| 資料番号 | VLD2002-154,ICD2002-219 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 683 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |