| 講演名 | 2003/2/27 電源グリッドモデルにおける多端子F行列を用いた高速ノイズ評価手法(システムオンシリコン設計技術並びにこれを活用したVLSI) 杉山 聡, 池田 誠, 浅田 邦博, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 近年の高集積化と低電圧化にともない,電源線に生じるノイズの影響が深刻になってきている。電源ノイズは信号の遅延時間を増加させ,最悪の場合では論理エラーを引き起こすため,設計段階で電源ノイズを高速に見積もる必要性が高まってきている。本稿では,電源グリッド配線といったジェネラルグラフを対象に電源線を多端子F行列に分割し伝達関数を用いることで,全電源線ノードのノイズの影響を静的にかつ高速に計算する手法を提案する。 |
| 抄録(英) | With increasing interconnect densities and lower power supply voltage, power supply noise has become an important factor for deep sub-micron design. Power supply noise increases the signal delay and causes the false switching in the worst case. Therefore the quick power supply noise estimation on VLSI chips has become increasingly important. In this paper, we propose a methodology for estimating noise statically and quickly at all the nodes in a general graph such as power grid model by dividing power grid lines into multi terminal F-matrices and using transfer functions. |
| キーワード(和) | 電源ノイズ / 多端子F行列 / 伝達関数 |
| キーワード(英) | Power Supply Noise / Multi Terminal F-matrix / Transfer Function |
| 資料番号 | VLD2002-150,ICD2002-215 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2003/2/27(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 電源グリッドモデルにおける多端子F行列を用いた高速ノイズ評価手法(システムオンシリコン設計技術並びにこれを活用したVLSI) |
| サブタイトル（和） | |
| タイトル（英） | Quick Noise Estimation Using Multi Terminal F-matrix in Power Grid Model |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 電源ノイズ / Power Supply Noise |
| キーワード(2)（和/英） | 多端子F行列 / Multi Terminal F-matrix |
| キーワード(3)（和/英） | 伝達関数 / Transfer Function |
| 第 1 著者 氏名（和/英） | 杉山 聡 / Satoshi SUGIYAMA |
| 第 1 著者 所属（和/英） | 東京大学大学院工学系研究科 Department of Electronic Engineering, The University of Tokyo |
| 第 2 著者 氏名（和/英） | 池田 誠 / Makoto IKEDA |
| 第 2 著者 所属（和/英） | 東京大学大規模集積システム設計教育研究センター VLSI Design and Education Center (VDEC), The University of Tokyo |
| 第 3 著者 氏名（和/英） | 浅田 邦博 / Kunihiro ASADA |
| 第 3 著者 所属（和/英） | 東京大学大規模集積システム設計教育研究センター VLSI Design and Education Center (VDEC), The University of Tokyo |
| 発表年月日 | 2003/2/27 |
| 資料番号 | VLD2002-150,ICD2002-215 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 683 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |