| 講演名 | 2003/2/27 統計的静的遅延解析手法における相関の取り扱いについて(システムオンシリコン設計技術並びにこれを活用したVLSI) 柳 大吾, 築山 修治, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 回路の微細化に伴い,製造ばらつきの影響による回路特性のばらつきが増大し,所望の回路を高い歩留まりで製造するため,ばらつきを考慮した設計を行う必要が生じている。そのような手法の一つに,組み合わせ回路の最大遅延のばらつきを求める統計的静的遅延解析手法があるが,このような統計的手法においては,その精度を高めるため,種々の相関を考慮しなければならない.本文では,同一ネット内の配線遅延の相関係数を導出する手法を提案すると共に,この相関の他に,同一ゲート内のトランジスタのスイッチング遅延の相関およびチップ間ばらつき要因による相関について考察し,最大遅延ばらつきに対するこれらの相関の影響を調べる。 |
| 抄録(英) | Since the variability of design parameters increases in deep sub-micron era, the statistical static timing analysis, which analyzes the distribution of the maximum delay of a given combinatorial circuit, becomes important to design high speed and low power VLSIs. In the statistical static timing analysis, various correlation coefficients are taken into consideration in order to increase accuracy. In this paper, we first propose an algorithm to calculate the correlation coefficient between interconnect delays in a net. Then, we consider other correlations such as switching delays in a gate and the one caused by inter-die variabilities, and investigate the effect of these correlations on the distribution of the maximum delay. |
| キーワード(和) | 統計的静的遅延解析 / 相関 / 配線遅延 / エルモア遅延 / チップ間ばらつき |
| キーワード(英) | statistical static timing analysis / correlations / interconnect delay / Elmore delay / inter-die variability |
| 資料番号 | VLD2002-149,ICD2002-214 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2003/2/27(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 統計的静的遅延解析手法における相関の取り扱いについて(システムオンシリコン設計技術並びにこれを活用したVLSI) |
| サブタイトル（和） | |
| タイトル（英） | On Treatments of Correlation Coefficients in the Statistical Static Timing Analysis |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 統計的静的遅延解析 / statistical static timing analysis |
| キーワード(2)（和/英） | 相関 / correlations |
| キーワード(3)（和/英） | 配線遅延 / interconnect delay |
| キーワード(4)（和/英） | エルモア遅延 / Elmore delay |
| キーワード(5)（和/英） | チップ間ばらつき / inter-die variability |
| 第 1 著者 氏名（和/英） | 柳 大吾 / Daigo YANAGI |
| 第 1 著者 所属（和/英） | 中央大学大学院理工学研究科 Chuo University Graduate School |
| 第 2 著者 氏名（和/英） | 築山 修治 / Shuji TSUKIYAMA |
| 第 2 著者 所属（和/英） | 中央大学大学院理工学研究科 Chuo University Graduate School |
| 発表年月日 | 2003/2/27 |
| 資料番号 | VLD2002-149,ICD2002-214 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 683 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |