| 講演名 | 2003/2/27 建設的タイミング違反方式に基づくALUのHDL設計とその評価(システムオンシリコン設計技術並びにこれを活用したVLSI) 谷野 亜沙美, 佐藤 寿倫, 有田 五次郎, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 微細化加工技術の進展に伴い、回路遅延における配線遅延の問題がこれまでのゲート遅延よりもチップの最高動作速度を決定づけるような状況になっている.また、マイクロプロセッサの動作周波数は向上し続ける一方で、タイミング制約を満足させることが困難な状況になりつつある.このような状況の中、近年では高性能かつ電力利用効率の良いマイクロプロセッサが重要度を増している.われわれはタイミング違反の検出とそこからの回復機構を導入することで、タイミング設計を簡略化可能な、建設的タイミング違反方式を提案している.本稿では,これを基に、実際にVerilog-HDLを用いてキャリーセレクトアダーを作成し、タイミング制約に依存した遅延故障の分布を調べることにより、この方式が有効と考えられるタイミング制約を導く. |
| 抄録(英) | It is the situation that wire delay in circuit determines clock frequency of a chip rather than gate delay, with progress of semiconductor process technology. Moreover, freqency of microprocesser continues improving and it is becoming difficult to satisfy timing constraints. In recent years, microprocessers with high performance and low power is increasing importance. In this research, we design Carry Select Adder using Verilog-HDL, and investigate the distribution of timing failures depending on timing constraints, evaluating the usefulness of Constructive Timing Violation Technique. |
| キーワード(和) | タイミング制約 / フォールトトレランス / キャリーセレクトアダー / 低消費電力設計 |
| キーワード(英) | Timing Constraints / Fault Tolerance / Carry Select Adder / Low Power Design |
| 資料番号 | VLD2002-147,ICD2002-212 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2003/2/27(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 建設的タイミング違反方式に基づくALUのHDL設計とその評価(システムオンシリコン設計技術並びにこれを活用したVLSI) |
| サブタイトル（和） | |
| タイトル（英） | HDL Design of ALU based on Constructive Timing Violation Technique and its Evaluation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | タイミング制約 / Timing Constraints |
| キーワード(2)（和/英） | フォールトトレランス / Fault Tolerance |
| キーワード(3)（和/英） | キャリーセレクトアダー / Carry Select Adder |
| キーワード(4)（和/英） | 低消費電力設計 / Low Power Design |
| 第 1 著者 氏名（和/英） | 谷野 亜沙美 / Asami TANINO |
| 第 1 著者 所属（和/英） | 九州工業大学情報工学部知能情報工学科 KYUSHU INSTITUTE OF TECHNOLOGY |
| 第 2 著者 氏名（和/英） | 佐藤 寿倫 / Toshinori SATO |
| 第 2 著者 所属（和/英） | 九州工業大学情報工学部知能情報工学科 KYUSHU INSTITUTE OF TECHNOLOGY |
| 第 3 著者 氏名（和/英） | 有田 五次郎 / Itsujiro ARITA |
| 第 3 著者 所属（和/英） | 九州工業大学情報工学部知能情報工学科 KYUSHU INSTITUTE OF TECHNOLOGY |
| 発表年月日 | 2003/2/27 |
| 資料番号 | VLD2002-147,ICD2002-212 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 683 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |