講演名 2003/1/22
コンフィギュラブル・プロセッサによるVorbisの実現
山根 之訓, 坂主 圭史, 武内 良典, 今井 正治,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本研究では,Vorbis伸張処理に特化した特定用途向き命令セットプロセッサ(ASIP)の検討と実装を行う.MIPS R3000命令セットのサブセットに固定小数点乗算命令を追加し,乗算器のアルゴリズムをシーケンシャル型とアレイ型としたときのアプリケーションの実行サイクル数の削減について評価した.その結果,乗算器のアルゴリズムにアレイ型を用いた場合,実行サイクル数が15%に減少した.
抄録(英) In this research, Appication Specific Instruction set Processor (ASIP) for Vorbis codecs, especially decoding, is discussed and implemented. To reduce execution cycles of applications, fixed point multiplication instruction was added to a subset of MIPS R3000 instruction set. We evaluated the reduction of execution cycles of applications in cases of using a sequential type and an array type as the algorithm of a multiplier. According to the result of evaluation, the execution cycles of applications could be about 15%.
キーワード(和) Vorbis / ASIP / IMDCT / 実行サイクル数
キーワード(英) Vorbis / ASIP / IMDCT / Execution Cycles
資料番号 VLD20002-144,CPSY2002-97
発行日

研究会情報
研究会 VLD
開催期間 2003/1/22(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) コンフィギュラブル・プロセッサによるVorbisの実現
サブタイトル(和)
タイトル(英) Implementation of Vorbis codec using Configurable Processor
サブタイトル(和)
キーワード(1)(和/英) Vorbis / Vorbis
キーワード(2)(和/英) ASIP / ASIP
キーワード(3)(和/英) IMDCT / IMDCT
キーワード(4)(和/英) 実行サイクル数 / Execution Cycles
第 1 著者 氏名(和/英) 山根 之訓 / Yukinori YAMANE
第 1 著者 所属(和/英) 大阪大学大学院基礎工学研究科
Graduate School of Engineering Science, Osaka University
第 2 著者 氏名(和/英) 坂主 圭史 / Keishi SAKANUSHI
第 2 著者 所属(和/英) 大阪大学大学院情報科学研究科
Graduate School of Information Science and Technology, Osaka University
第 3 著者 氏名(和/英) 武内 良典 / Yoshinori TAKEUCHI
第 3 著者 所属(和/英) 大阪大学大学院情報科学研究科
Graduate School of Information Science and Technology, Osaka University
第 4 著者 氏名(和/英) 今井 正治 / Masaharu IMAI
第 4 著者 所属(和/英) 大阪大学大学院情報科学研究科
Graduate School of Information Science and Technology, Osaka University
発表年月日 2003/1/22
資料番号 VLD20002-144,CPSY2002-97
巻番号(vol) vol.102
号番号(no) 609
ページ範囲 pp.-
ページ数 6
発行日