講演名 | 2003/1/22 静的遅延解析のための等価ゲート入力波形導出法 : VDSMプロセスに起因する波形歪みへの対応 山田 祐嗣, 橋本 昌宜, 小野寺 秀俊, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 本論文ではタイミング解析における等価ゲート人力波形の求め方について述べる.一般的にゲート入力波形の形状は2つの基準電圧を通過する時刻差で表わし,信号到着時刻は電源電圧の50%点を通過する時刻としている.しかしこの手法ではクロストーク,抵抗性容量遮蔽効果,インダクタンスなどのVDSMプロセスにおいて発生する諸問題に対処することができない.そこで提案手法では50%点を通過する時刻に捕われずに等価波形を求めることで,ゲート負荷によるゲート出力波形の変化を考慮した等価的な入力波形を求める.等価人力波形には最小二乗法を改良した重み付き最小二乗法を用いる.提案手法をタイミング解析に用いることでより正確な遅延時間を見積もることが可能となる. |
抄録(英) | This paper proposes a method that captures diverse input waveforms of CMOS gates for static timing analysis. Conventionally transition time is calculated as the time difference of crossing two reference voltages, and 50% crossing time is the same with that of the original waveform. But this method cannot handle the waveform diversity caused by VDSM issues, such as crosstalk, resistive shielding and inductance. The proposed method substitute equivalent gate input waveform for the reference-point-base waveform. Our method basically utilizes least square fitting, and we improve it so as to consider gate output loading. With the proposed slew calculation, we can perform accurate static timing analysis for diverse gate input waveforms in VDSM technologies. |
キーワード(和) | タイミング解析 / クロストーク / ゲート遅延 / 抵抗性容量遮蔽効果 / インダクタンス |
キーワード(英) | Static Timing Analysis / Crosstalk / Gate delay / Resistive Shielding / Inductance |
資料番号 | VLD20002-139,CPSY2002-92 |
発行日 |
研究会情報 | |
研究会 | VLD |
---|---|
開催期間 | 2003/1/22(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | VLSI Design Technologies (VLD) |
---|---|
本文の言語 | JPN |
タイトル(和) | 静的遅延解析のための等価ゲート入力波形導出法 : VDSMプロセスに起因する波形歪みへの対応 |
サブタイトル(和) | |
タイトル(英) | Estimating Equivalent Gate Input Waveform for Static Timing Analysis : Coping with waveform distortion due to VDSM processes |
サブタイトル(和) | |
キーワード(1)(和/英) | タイミング解析 / Static Timing Analysis |
キーワード(2)(和/英) | クロストーク / Crosstalk |
キーワード(3)(和/英) | ゲート遅延 / Gate delay |
キーワード(4)(和/英) | 抵抗性容量遮蔽効果 / Resistive Shielding |
キーワード(5)(和/英) | インダクタンス / Inductance |
第 1 著者 氏名(和/英) | 山田 祐嗣 / Yuji YAMADA |
第 1 著者 所属(和/英) | 京都大学大学院情報学研究科通信情報システム専攻 Department of Communications and Computer Engineering, Kyoto University |
第 2 著者 氏名(和/英) | 橋本 昌宜 / Masanori HASHIMOTO |
第 2 著者 所属(和/英) | 京都大学大学院情報学研究科通信情報システム専攻 Department of Communications and Computer Engineering, Kyoto University |
第 3 著者 氏名(和/英) | 小野寺 秀俊 / Hidetoshi ONODERA |
第 3 著者 所属(和/英) | 京都大学大学院情報学研究科通信情報システム専攻 Department of Communications and Computer Engineering, Kyoto University |
発表年月日 | 2003/1/22 |
資料番号 | VLD20002-139,CPSY2002-92 |
巻番号(vol) | vol.102 |
号番号(no) | 609 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |