講演名 2003/1/22
3次元VLSIにおけるニューラルネットワークを用いた初期配置手法
正木 貴大, 瀬尾 賢治, 大村 道郎,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 近年の集積回路の大規模化に伴い,3次元VLSIに関する研究が注目を集めている.大規模な集積回路を設計するには,レイアウト設計の自動化が不可欠である.また、LSIの設計自動化に伴う組合せ最適化問題の多くは,NP困難と呼ばれるクラスに属する.このため,問題の規模が大きくなると逐次処理を前提とした列挙法により,最適解を探索することは事実上不可能と考えられる.本研究では,シーケンストリプルで表された3次元VLSIにおけるフロアプランを,ニューラルネットワークを用いて決定する手法を提案する.本稿ではそのアルゴリズムと,比較的小規模なデータについて行った実験結果について述べる.
抄録(英) In recent years, the research on 3-D VLSI has been the focus of attention. In order to design large-scale integrated circuits, layout automation is indispensable. Moreover, many of combinatorial optimization problcms in the VLSI layout automation are NP-hard. Therefore, it is impossible to find the optimum solution by the enumeration search based on serial processing when the scale of the problem grows. This paper proposes a 3-D VLSI floorplanning method using Sequence-Triple and neural networks. The experimental results of small-scale data are also described.
キーワード(和) ニューラルネットワーク / シーケンストリプル / フロアプラン
キーワード(英) Neural Network / Seauence Triple / Floor Plan
資料番号 VLD20002-137,CPSY2002-90
発行日

研究会情報
研究会 VLD
開催期間 2003/1/22(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) 3次元VLSIにおけるニューラルネットワークを用いた初期配置手法
サブタイトル(和)
タイトル(英) Initial Placement Method using Neural Networks in 3-D VLSI
サブタイトル(和)
キーワード(1)(和/英) ニューラルネットワーク / Neural Network
キーワード(2)(和/英) シーケンストリプル / Seauence Triple
キーワード(3)(和/英) フロアプラン / Floor Plan
第 1 著者 氏名(和/英) 正木 貴大 / Takahiro MASAKI
第 1 著者 所属(和/英) 広島工業大学工学部
Faculty of Engineering, Hiroshima Institute of Technology
第 2 著者 氏名(和/英) 瀬尾 賢治 / Kenji SEO
第 2 著者 所属(和/英) 広島工業大学工学部
Faculty of Engineering, Hiroshima Institute of Technology
第 3 著者 氏名(和/英) 大村 道郎 / Michiroh OHMURA
第 3 著者 所属(和/英) 広島工業大学工学部
Faculty of Engineering, Hiroshima Institute of Technology
発表年月日 2003/1/22
資料番号 VLD20002-137,CPSY2002-90
巻番号(vol) vol.102
号番号(no) 609
ページ範囲 pp.-
ページ数 6
発行日