| 講演名 | 2003/1/22 ハードウェアIPの応答時間を考慮したプロセッサコアのハードウェア/ソフトウェア分割手法 田川 博規, 小原 俊逸, 戸川 望, 柳澤 政生, 大附 辰夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では,ハードウェアIPの応答時間を考慮したプロセッサコアのハードウェア/ソフトウェア分割手法を提案する.我々は対象とするアプリケーションに応じて利用するハードウェアIPを始めに決定した上で,機能・性能に過不足のないプロセッサコアを合成するシステムLSI設計アプローチを提案している.そこで適切な構成をもったプロセッサコアを合成するためには,ハードウェアIPの応答時間を考慮したハードウェア/ソフトウェア分割が有効である.提案手法はハードウェアIPの応答時間を命令レベルで考慮することで既存手法を拡張しており,これによりプロセッサコアとハードウェアIPが独立したタスクを効率良く並列実行することが可能となる.計算機実験により提案手法を評価し,本設計アプローチの有効性を示す. |
| 抄録(英) | This paper proposes a hardware/software partitioning algorithm based on response time of hardware IPs. We have been developing a new design approach which first determines the hardware IPs,, then co-synthesizes a processor core. Our approach realizes an application-specific system LSI including the processor core that contains only the necessary functionalities. We can reduce an unnecessary functionalities by hardware/software partitioning for micro processors based on response time of hardware IPs. Our algorithm obtains hardware response time of hardware IPs at instruction level. That realizes the efficient parallel execution of hardware and software. The experimental results show effectiveness of the proposed algorithm and our new design approach. |
| キーワード(和) | プロセッサコア / ハードウェアIP / ハードウェア-ソフトウェア分割 / 応答時間 |
| キーワード(英) | processor core / hardware IP / hardware-software partitioning / response time |
| 資料番号 | VLD20002-136,CPSY2002-89 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2003/1/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ハードウェアIPの応答時間を考慮したプロセッサコアのハードウェア/ソフトウェア分割手法 |
| サブタイトル（和） | |
| タイトル（英） | A Hardware/Software Partitioning Algorithm for Micro Processors Based on Response Time of Hardware IPs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | プロセッサコア / processor core |
| キーワード(2)（和/英） | ハードウェアIP / hardware IP |
| キーワード(3)（和/英） | ハードウェア-ソフトウェア分割 / hardware-software partitioning |
| キーワード(4)（和/英） | 応答時間 / response time |
| 第 1 著者 氏名（和/英） | 田川 博規 / Hiroki TAGAWA |
| 第 1 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
| 第 2 著者 氏名（和/英） | 小原 俊逸 / Shunitsu KOHARA |
| 第 2 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
| 第 3 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 3 著者 所属（和/英） | 北九州市立大学国際環境工学部情報メディア工学科:早稲田大学理工学総合研究センター Dept. of Information and Media Sciences, The University of Kitakyushu : Advanced Research Institute for Science and Engineering, Waseda University |
| 第 4 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 4 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
| 第 5 著者 氏名（和/英） | 大附 辰夫 / Tatsuo OHTSUKI |
| 第 5 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
| 発表年月日 | 2003/1/22 |
| 資料番号 | VLD20002-136,CPSY2002-89 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 609 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |