講演名 | 2003/1/22 ハードウェアIPの応答時間を考慮したプロセッサコア合成システム 小原 俊逸, 田川 博規, 戸川 望, 柳澤 政生, 大附 辰夫, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 本稿では,ハードウェアIPの応答時間を考慮したプロセッサコアの合成システムと,これを利用したシステムLSI設計のフレームワークを提案する.ハードウェアIPを利用したシステムLSI設計では,システムLSIに要求される性能に対して必要にして十分な性能のIPが必ずしも用意されているとは限らない.そこでシステムのハードウェア/ソフトウェア分割後,ハードウェアで実現する機能にはIPを用いるが,ソフトウェアを動作させるプロセッサコアにはIPを用いず,アプリケーションに応じて性能に過不足のないプロセッサコアを自動合成する.提案するフレームワークに沿ってJPEGエンコーダを設計し,計算機実験により提案する合成システムとフレームワークの有効性を示す. |
抄録(英) | This paper proposes a processor core synthesis system based on response time of hardware IPs, and a framework for system LSI design over the synthesis system. In case of designing a system LSI using hardware IPs, IPs which are necessary and sufficient performance for the system LSI are not always provided. Our approach is as follow: After system level hardware/software partitioning, we use IPs for hardware, but not processor core IPs for software. We use a processor core which is auto synthesized by the proposed synthesis system and has just enough performance. We design a JPEG encoder within the framework and the results demonstrate its effectiveness and efficiency. |
キーワード(和) | プロセッサコア / ハードウェアIP / システムレベル設計 / ハードウェア-ソフトウェア協調設計 |
キーワード(英) | processor core / hardware IP / system level design / hardware-software codesign |
資料番号 | VLD20002-135,CPSY2002-88 |
発行日 |
研究会情報 | |
研究会 | VLD |
---|---|
開催期間 | 2003/1/22(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | VLSI Design Technologies (VLD) |
---|---|
本文の言語 | JPN |
タイトル(和) | ハードウェアIPの応答時間を考慮したプロセッサコア合成システム |
サブタイトル(和) | |
タイトル(英) | A Processor Core Synthesis System Based on Response Time of Hardware IPs |
サブタイトル(和) | |
キーワード(1)(和/英) | プロセッサコア / processor core |
キーワード(2)(和/英) | ハードウェアIP / hardware IP |
キーワード(3)(和/英) | システムレベル設計 / system level design |
キーワード(4)(和/英) | ハードウェア-ソフトウェア協調設計 / hardware-software codesign |
第 1 著者 氏名(和/英) | 小原 俊逸 / Shunitsu KOHARA |
第 1 著者 所属(和/英) | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
第 2 著者 氏名(和/英) | 田川 博規 / Hiroki TAGAWA |
第 2 著者 所属(和/英) | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
第 3 著者 氏名(和/英) | 戸川 望 / Nozomu TOGAWA |
第 3 著者 所属(和/英) | 北九州市立大学国際環境工学部情報メディア工学科:早稲田大学理工学総合研究センター Dept. of Information and Media Sciences, The University of Kitakyushu : Advanced Research Institute for Science and Engineering, Waseda University |
第 4 著者 氏名(和/英) | 柳澤 政生 / Masao YANAGISAWA |
第 4 著者 所属(和/英) | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
第 5 著者 氏名(和/英) | 大附 辰夫 / Tatsuo OHTSUKI |
第 5 著者 所属(和/英) | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
発表年月日 | 2003/1/22 |
資料番号 | VLD20002-135,CPSY2002-88 |
巻番号(vol) | vol.102 |
号番号(no) | 609 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |