| 講演名 | 2003/1/22 SD数演算を用いた2進浮動小数点加算回路の構成 細川 純一, 魏 書剛, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 従来の2進数演算に基づく浮動小数点演算システムでは、2の補数表現を用いて加減算を行っている。加減算の演算数の仮数部は絶対値と符号からなるため、演算数の順番の入れ換えや加算における桁上げ伝搬は演算の速度を制限してしまう。本論文では、2進SD(Signed-Digit)数演算を導入することにより、従来の方法における演算数の入れ換え及び桁上げによる演算制限を軽減させ、高速な2進浮動小数点加算回路を実現するのを目的とする。提案する浮動小数点加算回路の内部はSD数加算回路を中心とした構成になるが、外部の入出力数表現は従来の2進小数点数表現を用いる。そのために、効率的な丸め及びSD数-2進数変換回路を提案する。 VHDLによる回路設計及びシミュレーションを行い、従来の浮動小数点加算回路と比較することにより回路性能を考察する。 |
| 抄録(英) | In a floating-point number arithmetic system based on the conventional binary number arithmetic, two's complement number representation is used to perform addition/subtraction in the floating-point addition circuit. Since the significands for addition/subtraction are expresscd in a signed-magnitude number representation. the swapping operation of the two operands is reauired. Moreover, the carry propagation in the addition will also limit the arithmetic speed. In this paper, we introduce a radix-two signed-digit (SD) number arithmetic to the floating-point number arithmetic system. Then the swapping operation is not required and the carry propagation becomes free for the inner addition. We present an addition circuit architecture using the SD arithmetic with the input/output data in a normal binary floating-point number representation. Efficient SD number rounding and SD-to-binary conversion circuits are also proposed. |
| キーワード(和) | SD数 / 浮動小数点数表現 / 加算回路 / 端数処理 / VHDL |
| キーワード(英) | Signed-Digit Number / floating-point number representation / addition circuit / rounding / VHDL |
| 資料番号 | VLD20002-132,CPSY2002-85 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2003/1/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | SD数演算を用いた2進浮動小数点加算回路の構成 |
| サブタイトル（和） | |
| タイトル（英） | Architecture of Binary Floating-point Adder Using Signed-Digit Number Arithmetic |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SD数 / Signed-Digit Number |
| キーワード(2)（和/英） | 浮動小数点数表現 / floating-point number representation |
| キーワード(3)（和/英） | 加算回路 / addition circuit |
| キーワード(4)（和/英） | 端数処理 / rounding |
| キーワード(5)（和/英） | VHDL / VHDL |
| 第 1 著者 氏名（和/英） | 細川 純一 / Junichi HOSOKAWA |
| 第 1 著者 所属（和/英） | 群馬大学工学部情報工学科 Department of Computer Science, Gunma University |
| 第 2 著者 氏名（和/英） | 魏 書剛 / Shugang WEI |
| 第 2 著者 所属（和/英） | 群馬大学工学部情報工学科 Department of Computer Science, Gunma University |
| 発表年月日 | 2003/1/22 |
| 資料番号 | VLD20002-132,CPSY2002-85 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 609 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |