| 講演名 | 2003/1/22 多線2相式データ表現を用いた非同期式乗算器 西野 領, 阿部 公輝, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 冗長2進加算木を用いた多線2相式乗算器を設計し,VLSIに実装するときの回路面積と速度を評価した.この乗算器は,非同期式プロセッサなどで使用することを目的とする.冗長2進値4線2相式データ表現(RB4W-A),冗長2進値3線2相式データ表現(RB3W),および,RB4W-Aの一部に2進値2線2相式データ表現を用いる場合(RB4W-B)の3つの符号化方式を適用する場合それぞれについて,評価を行い比較した.乗算器全体では16ビット長において,RB4W-Aを適用した場合に対して,RB3Wを適用した場合12%,RB4W-Bを適用した場合17%の速度向上をもたらすことが分かった.乗算回路の性能は,主に冗長2進加算器の性能で決定され,冗長2進加算器の性能は主に中間値生成モジュールMedGenの性能で決定される.モジュールMedGenはRB4W-Bを適用する場合が,もっとも性能が優れていることが分かった. |
| 抄録(英) | Asynchronous multipliers based on redundant binary addition tree, which are intended for being used in asynchronous processors, were designed and evaluated in terms of area and speed when implemented on VLSI. Three coding schemes, redundant-binary 4-wire 2-phase representation (RB4W-A), redundant-binary 3-wire 2-phase representation (RB3W),and modified version of RB4W-A (RB4W-B) where binary 2-wire 2-phase represetation is used in part, were applied to the multipliers and compared. The 16-bit redundant-binary asynchronous multipliers represented in RB3W and RB4W-B were found to be faster than in RB4W-A by 12% and 17%. respectively. The performance of the multipliers is mainly determined by that of redundant-binary adders, which is in turn determined by the module MedGen for generating intermediate values. Among the three representations, the representation RB4W-B was found to yield the module MedGen of the best performance. |
| キーワード(和) | 非同期回路 / 乗算器 / 冗長二進表現 / 多線2相式表現 |
| キーワード(英) | Asynchronous circuits / Multiplier / Redundant binary representation / Multi-wire 2-phase representation |
| 資料番号 | VLD20002-130,CPSY2002-83 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2003/1/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 多線2相式データ表現を用いた非同期式乗算器 |
| サブタイトル（和） | |
| タイトル（英） | Asynchronous Multipliers Based on Multi-Wire 2-Phase Data Representation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 非同期回路 / Asynchronous circuits |
| キーワード(2)（和/英） | 乗算器 / Multiplier |
| キーワード(3)（和/英） | 冗長二進表現 / Redundant binary representation |
| キーワード(4)（和/英） | 多線2相式表現 / Multi-wire 2-phase representation |
| 第 1 著者 氏名（和/英） | 西野 領 / Ryo NISHINO |
| 第 1 著者 所属（和/英） | 電気通信大学情報工学科 Department of Computer Science, The University of Electro-Communications |
| 第 2 著者 氏名（和/英） | 阿部 公輝 / Koki ABE |
| 第 2 著者 所属（和/英） | 電気通信大学情報工学科 Department of Computer Science, The University of Electro-Communications |
| 発表年月日 | 2003/1/22 |
| 資料番号 | VLD20002-130,CPSY2002-83 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 609 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |