| 講演名 | 2003/1/21 [IEICE Fellow 就任記念講演]LSI設計におけるEDA技術について 小澤 時典, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 半導体の微細加工技術の進展に伴い集積回路の規模は増大してきており、その開発ネックは設計量であるという所謂「設計の危機」が懸念されている。そうした時期に日本企業においては設計の生産性を左右するEDAシステムを外国に依存する状況が強まっている。研究開発から実用化システムの開発および製品への適用という研究開発と実用現場との技術サイクルが切断された状況を呈してきている。 本講演では、現状の問題点の整理とこれまでの日本のEDA技術の先駆的研究の紹介を行い、ついて今後のLSI設計技術力の強化にむけたSTARCの取り組みを紹介する。1970年代から1980年代にかけては日本初のEDA技術が幾つか発信され、現在まで主要な基本技術として利用されているアルゴリズムがある。そうした技術を筆者の直接関与したLSIレイアウト設計に焦点を絞り紹介する。それとともに著名なEDA関連国際学会での活動状況を纏めて、設計技術強化の戦略的な取り組みについて参考になる傾向を示す。今後の方向としては、STARCで取り組んでいる企業間の共同開発・共同利用の思想をベースに現状の取り組みを紹介する。技術開発のみならず設計技術教育についても紹介する。 |
| 抄録(英) | |
| キーワード(和) | |
| キーワード(英) | |
| 資料番号 | VLD2002-129,CPSY2002-82 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2003/1/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | [IEICE Fellow 就任記念講演]LSI設計におけるEDA技術について |
| サブタイトル（和） | |
| タイトル（英） | |
| サブタイトル（和） | |
| キーワード(1)（和/英） | |
| 第 1 著者 氏名（和/英） | 小澤 時典 |
| 第 1 著者 所属（和/英） | 半導体理工学研究センター(STARC) |
| 発表年月日 | 2003/1/21 |
| 資料番号 | VLD2002-129,CPSY2002-82 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 608 |
| ページ範囲 | pp.- |
| ページ数 | 51 |
| 発行日 | |