| 講演名 | 2003/1/21 論理関数の畳み込み機構を導入した省面積FPGAの実現と評価 梶原 裕嗣, 中西 正樹, 堀山 貴史, 木村 晋二, 渡邉 勝正, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 論理関数の畳み込み機構を導入した新しい省面積FPGAの構造とその実現手法を提案し,LSI実現での面積および遅延の評価を示す.配線構造としては,広く用いられているislandスタイルに基づいている.複数のベンチマーク回路での評価により,通常の4-1 LUTと比較して,最大で32.4%,平均でも12%の面積削減が可能であることがわかった. |
| 抄録(英) | The paper describes an area efficient FPGA architecture based on LUTs with logic function folding. Each LUT is a 3-1 LUT but is enhanced to implement a full adder function with only one LUT. The area of our 3-1 LUT is about 56 % compared to that of a simple 4-1 LUT. In the paper, we measure not only the LUT area but also the are aof routing resource. We adopt the well-known island style-architecture for the routing mechanism, and find that the total FPGA area can be saved up to 32.4 % and on average 12% by the experiments on several benchmark circuits compared to FPGA architecture based on 4-1 LUTs. |
| キーワード(和) | FPGAアーキテクチャ / 論理関数の畳み込み / ルックアップテーブル |
| キーワード(英) | FPGA Architecture / Logic Function Folding / Look Up Table |
| 資料番号 | VLD2002-126,CPSY2002-79 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2003/1/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 論理関数の畳み込み機構を導入した省面積FPGAの実現と評価 |
| サブタイトル（和） | |
| タイトル（英） | Area Efficient FPGA Architecture with Logic Function Folding |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGAアーキテクチャ / FPGA Architecture |
| キーワード(2)（和/英） | 論理関数の畳み込み / Logic Function Folding |
| キーワード(3)（和/英） | ルックアップテーブル / Look Up Table |
| 第 1 著者 氏名（和/英） | 梶原 裕嗣 / Hirotsugu KAJIHARA |
| 第 1 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Information Science, Nara Institute of Science and Technology |
| 第 2 著者 氏名（和/英） | 中西 正樹 / Masaki NAKANISHI |
| 第 2 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Information Science, Nara Institute of Science and Technology |
| 第 3 著者 氏名（和/英） | 堀山 貴史 / Takashi HORIYAMA |
| 第 3 著者 所属（和/英） | 京都大学情報学研究科 Informatics, Kyoto University |
| 第 4 著者 氏名（和/英） | 木村 晋二 / Shinji KIMURA |
| 第 4 著者 所属（和/英） | 早稲田大学情報生産システム研究科 Information, Production and systems, Waseda University |
| 第 5 著者 氏名（和/英） | 渡邉 勝正 / Katsumasa WATANABE |
| 第 5 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Information Science, Nara Institute of Science and Technology |
| 発表年月日 | 2003/1/21 |
| 資料番号 | VLD2002-126,CPSY2002-79 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 608 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |