| 講演名 | 2003/1/21 動的再構成FPGAに適したプログラマブルロジックエレメントの開発 カルナン レオ, 宮本 直人, 小谷 光司, 大見 忠弘, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | FPGA(Field programmable Gate Array)とは機能再構成ができるハードウェアのことである.ユーザーがFPGA内部のロジックエレメント(LE)と配線の回路構成情報(コンフィギュレーションデータ)を書き換えることにより、ターゲットアプリケーションに適したハードウェア構成を得ることができる動的再構成FPGAは通常のFPGAとは異なり、チップ上に複数のコンフィギュレーションメモリ(回路構成情報を格納するためのメモリ)プレーンを持つので、通常のFPGAと比べて数倍のメモリリソースが必要である.通常のFPGAで主に用いられるLEはLUT(Look-Up Table)ベースのものである.LUTは回路構成情報量が多く、動的再構成FPGAに搭載するとLUTのコンフィギュレーションメモリのリソースが急激に増加し、相対的にユーザーが使用できるロジック部分もが減少する.本論文では、本来は4入力だが、必要に応じて2つの独立した2入力論理関数として使用可能な構成を持つLEを提案する.このLEを用いた場合、論理合成するときに使用されるLEの数を低減し、LUTと比較して42%程度の回路構成情報を削減することができた. |
| 抄録(英) | Nowadays, Dynamically-Reconfigurable Computing is one of the most extensively studied computing field all over the world. One of the main goals of research and development on the field is to improve the device's logic density as well as the device performance. This paper describes one of the possible approaches with the reduction of Logic Element's configuration data. Our results show that compared to the 4-inputs Look Up Table (LUT), LE used in general FPGA (Field Programmable Gate Array), we can decrease the configuration data about 42%. |
| キーワード(和) | ロジックエレメント / 動的再校正デバイス / 回路構成情報 / FPGA |
| キーワード(英) | Logic Element / Reconfigurable Device / Configuration Data / FPGA |
| 資料番号 | VLD2002-125,CPSY2002-78 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2003/1/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 動的再構成FPGAに適したプログラマブルロジックエレメントの開発 |
| サブタイトル（和） | |
| タイトル（英） | Programmable Logic Element for Dynamically Reconfigurable FPGA |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ロジックエレメント / Logic Element |
| キーワード(2)（和/英） | 動的再校正デバイス / Reconfigurable Device |
| キーワード(3)（和/英） | 回路構成情報 / Configuration Data |
| キーワード(4)（和/英） | FPGA / FPGA |
| 第 1 著者 氏名（和/英） | カルナン レオ / Leo Karnan |
| 第 1 著者 所属（和/英） | 東北大学工学研究科技術社会システム専攻 Management of Science and Technology Department, Graduate School of Engineering, Tohoku University |
| 第 2 著者 氏名（和/英） | 宮本 直人 / Naoto Miyamoto |
| 第 2 著者 所属（和/英） | 東北大学工学研究科電子工学専攻 Department of Electronic Engineering, Graduate School of Engineering, Tohoku University |
| 第 3 著者 氏名（和/英） | 小谷 光司 / Koji Kotani |
| 第 3 著者 所属（和/英） | 東北大学工学研究科電子工学専攻 Department of Electronic Engineering, Graduate School of Engineering, Tohoku University |
| 第 4 著者 氏名（和/英） | 大見 忠弘 / Tadahiro Ohmi |
| 第 4 著者 所属（和/英） | 東北大学未来科学技術共同研究センター未来情報産業研究館 New Industry Creation Hatchery Center, Tohoku University |
| 発表年月日 | 2003/1/21 |
| 資料番号 | VLD2002-125,CPSY2002-78 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 608 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |