| 講演名 | 2002/11/21 Spec-Design CADを用いたハードウェアシステムのIP利用に関する考察 吉川 健太郎, 宮永 喜一, 吉澤 真吾, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本研究ではユーザーが所望の機能と仕様を備えた回路のRTL段階における設計データであるVerilog-HDLソースを自由に生成できるシステムとして、Spec-Design CADを試作した。ユーザーインターフェースとしてGUIを採用し、生成される回路のスペックに関する情報をあらかじめ予測し、ユーザー側に即座にフィードバックさせることによってユーザーによる設計パラメータの設定を容易なものにした。本稿ではSpec-Design CADのテストケースとしてDFT演算回路の自動生成に取り組み、その自動生成までのパラメータの設定、設計データの生成などの仕組みについて説明する。 |
| 抄録(英) | In this report, a spec-design CAD is proposed as a new system which can freely generate a Verilog-HDL source file in the RTL stage. The HDL source is the design data of the circuit provided with functions and specification required by a user. A GUI is adopted as a user interface. The specification of the detail circuits generated is predicted beforehand and the information is fed back to a user immediately. Thereby, a setup of the design parameters is easily realized. This report focuses on the automatic generation of a DFT operation circuit as a simple example case of spec-design CAD and explains the structure of the parameter setup and its design data generation. |
| キーワード(和) | DFT / RTL / 回路生成 / 高位レベル設計 / IP |
| キーワード(英) | DFT / RTL / Design Generation / High Level Synthesis / IP |
| 資料番号 | VLD2002-118 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2002/11/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Spec-Design CADを用いたハードウェアシステムのIP利用に関する考察 |
| サブタイトル（和） | |
| タイトル（英） | Consideration about IP Supply of Hardware Systems Utilizing Spec-Design CAD |
| サブタイトル（和） | |
| キーワード(1)（和/英） | DFT / DFT |
| キーワード(2)（和/英） | RTL / RTL |
| キーワード(3)（和/英） | 回路生成 / Design Generation |
| キーワード(4)（和/英） | 高位レベル設計 / High Level Synthesis |
| キーワード(5)（和/英） | IP / IP |
| 第 1 著者 氏名（和/英） | 吉川 健太郎 / Kentaro YOSHIKAWA |
| 第 1 著者 所属（和/英） | 北海道大学大学院工学研究科 Graduate School of Engineering, Hokkaido University |
| 第 2 著者 氏名（和/英） | 宮永 喜一 / Yoshikazu MIYANAGA |
| 第 2 著者 所属（和/英） | 北海道大学大学院工学研究科 Graduate School of Engineering, Hokkaido University |
| 第 3 著者 氏名（和/英） | 吉澤 真吾 / Shingo YOSHIZAWA |
| 第 3 著者 所属（和/英） | 北海道大学大学院工学研究科 Graduate School of Engineering, Hokkaido University |
| 発表年月日 | 2002/11/21 |
| 資料番号 | VLD2002-118 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 476 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |