| 講演名 | 2002/11/21 IEEE754準拠単精度浮動小数点除算器IPライブラリの開発 越智 裕之, 鈴木 達也, 松永 清香, 河野 陽一, 津田 孝夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 浮動小数点演算器はプロセッサや3Dグラフィックエンジン等に不可欠であり,これらのチップ開発の生産性を高める上で,浮動小数点演算器IPのニーズは高い.しかしIEEE754準拠の演算器であっても,動作周波数,レイテンシ,パイプライン動作の可否等の外部仕様や,演算アルゴリズム等の内部実装には自由度があり,演算器IPを1個提供しても幅広いニーズをカバーできない.本研究では,仕様や実装の異なる20個のIEEE754準拠単精度浮動小数点除算器IPからなるライブラリを開発した.このIPライブラリは仕様だけでなく,配置配線後の面積や消費電力等も明記されたカタログデータと共に提供されるため,利用者は目的に即した最適なIPを容易に選択できるだけでなく,概略設計段階からこれらのデータを用いて定量的な検討ができるようになる. |
| 抄録(英) | Floating-point units (FPUs) are indispensable in processors, 3D-graphic engines, etc. To improve design productivity of these LSIs, FPU IPs are strongly desired. However, it is impossible to cover wide range of needs by an FPU IP, because there are various kind of options in specifications (e.g., operating frequency, latency, and ability of pipeline operation) and implementations (e.g., hardware algorithms). In this report, we have developed a library which consists of 20 IPs for IEEE754 Std single-precision floating-point division with various kind of specifications and implementations. A catalogue for the IP Library is also developed, which shows post-layout area and power dissipation as well as specification of each IP. It is usable not only for selection of optimal IP for specific application, but also for quantitative analysis at the early stage of architecture design. |
| キーワード(和) | Intellectual Property(IP) / 算術演算器 / SRT法 / 引き戻し法 / 動作周波数 / 面積 / 消費電力 |
| キーワード(英) | Intellectual Property (IP) / Arithmetic Unit / SRT Method / Restoring Method / Frequency / Area / Power |
| 資料番号 | VLD2002-116 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2002/11/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | IEEE754準拠単精度浮動小数点除算器IPライブラリの開発 |
| サブタイトル（和） | |
| タイトル（英） | Development of IP Library of IEEE754 Std Single-Precision Floating-Point Dividers |
| サブタイトル（和） | |
| キーワード(1)（和/英） | Intellectual Property(IP) / Intellectual Property (IP) |
| キーワード(2)（和/英） | 算術演算器 / Arithmetic Unit |
| キーワード(3)（和/英） | SRT法 / SRT Method |
| キーワード(4)（和/英） | 引き戻し法 / Restoring Method |
| キーワード(5)（和/英） | 動作周波数 / Frequency |
| キーワード(6)（和/英） | 面積 / Area |
| キーワード(7)（和/英） | 消費電力 / Power |
| 第 1 著者 氏名（和/英） | 越智 裕之 / Hiroyuki OCHI |
| 第 1 著者 所属（和/英） | 広島市立大学情報科学部情報工学科 Faculty of Information Sciences, Hiroshima City University |
| 第 2 著者 氏名（和/英） | 鈴木 達也 / Tatsuya SUZUKI |
| 第 2 著者 所属（和/英） | 広島市立大学情報科学部情報工学科 Faculty of Information Sciences, Hiroshima City University |
| 第 3 著者 氏名（和/英） | 松永 清香 / Sayaka MATSUNAGA |
| 第 3 著者 所属（和/英） | 広島市立大学情報科学部情報工学科 Faculty of Information Sciences, Hiroshima City University |
| 第 4 著者 氏名（和/英） | 河野 陽一 / Yoichi KAWANO |
| 第 4 著者 所属（和/英） | 広島市立大学情報科学部情報工学科 Faculty of Information Sciences, Hiroshima City University |
| 第 5 著者 氏名（和/英） | 津田 孝夫 / Takao TSUDA |
| 第 5 著者 所属（和/英） | 広島市立大学情報科学部情報工学科 Faculty of Information Sciences, Hiroshima City University |
| 発表年月日 | 2002/11/21 |
| 資料番号 | VLD2002-116 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 476 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |