| 講演名 | 2002/11/21 乗算器および除算器IPの開発 水野 知秀, 篠原 正行, 高木 一義, 高木 直史, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 大学でIP(Intellectual Property)として利用されることを目指し,乗算器および除算器を設計した.乗算器は32ビットの整数を対象とし,回路段数が最小となるWallace木に基づく回路構成と,回路段数は若干増えるが規則正しい構造を持つOvertured-Stairs木に基づく回路構成の二つを設計し評価した.除算器はIEEE754単精度基本フォーマットの仮数部の計算を対象とし,基数2と基数4,および基数2の桁選択をオーバラップした減算シフト型除算器の設計を行った.また,これらの除算器にリタイミングを採用した除算器も設計した. |
| 抄録(英) | To be used as IP (Intellectual Property), we have designed multipliers and deviders. We have designed two 32-bit multipliers; one based on Wallace tree which is known to have the minimum curcuit stage, and the other on Overturned-Stairs tree which has more stages but a regular structure. We have designed dividers calculating the significand in IEEE 754 single precision format. We have implemented a radix-2 and a radix-4 divider, as well as a divider with overlapped radix-2 digit selection. We have also designed each divider with retiming. |
| キーワード(和) | IP / 乗算器 / Overtured-Stairs木 / Wallace木 / 除算器 / 桁選択のオーバラップ |
| キーワード(英) | IP / Multiplier / Overturned-Stairs tree / Wallace tree / Divider / Overlapping digit selection |
| 資料番号 | VLD2002-115 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2002/11/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 乗算器および除算器IPの開発 |
| サブタイトル（和） | |
| タイトル（英） | Development of Multiplier and Divider IPs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | IP / IP |
| キーワード(2)（和/英） | 乗算器 / Multiplier |
| キーワード(3)（和/英） | Overtured-Stairs木 / Overturned-Stairs tree |
| キーワード(4)（和/英） | Wallace木 / Wallace tree |
| キーワード(5)（和/英） | 除算器 / Divider |
| キーワード(6)（和/英） | 桁選択のオーバラップ / Overlapping digit selection |
| 第 1 著者 氏名（和/英） | 水野 知秀 / Tomohide MIZUNO |
| 第 1 著者 所属（和/英） | 名古屋大学 大学院 工学研究科 情報工学 Department of Information Engineering, Nagoya University |
| 第 2 著者 氏名（和/英） | 篠原 正行 / Masayuki SHINOHARA |
| 第 2 著者 所属（和/英） | 名古屋大学 大学院 工学研究科 情報工学 Department of Information Engineering, Nagoya University |
| 第 3 著者 氏名（和/英） | 高木 一義 / Kazuyoshi TAKAGI |
| 第 3 著者 所属（和/英） | 名古屋大学 大学院 工学研究科 情報工学 Department of Information Engineering, Nagoya University |
| 第 4 著者 氏名（和/英） | 高木 直史 / Naofumi TAKAGI |
| 第 4 著者 所属（和/英） | 名古屋大学 大学院 工学研究科 情報工学 Department of Information Engineering, Nagoya University |
| 発表年月日 | 2002/11/21 |
| 資料番号 | VLD2002-115 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 476 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |