| 講演名 | 2002/11/21 動的再構成可能システムによるプロトコルブースタの実装 清水 一範, 陳 暁梅, 戸川 望, 柳澤 政生, 大附 辰夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 近年,動作中に回路の書き換えができるデバイスが注目されている.この動的再構成可能デバイスの高集積化,高性能化の実現により,システムの動作中に回路論理の一部を別の論理に書き換えられる動的再構成可能システムが研究されている.動的再構成可能システムでは,仮想的に回路規模を増大させることができ,少ないハードウェア資源で高速な処理を実現可能である.本稿では、動的再構成可能システムに適用するアプリケーションとして,プロトコルブースタを取り上げFPGAを用いて実装した.プロトコルブースタは,ネットワーク上のノードに機能を付加し,パケットに対して必要に応じた符号処理を施すプログラムである.しかしこれらの符号処理をソフトウェアで実現する場合速度が遅く,専用ハードウェアで実現する場合,個々の専用ハードウェアをすべて用意しなければならないという欠点がある.そこで,このアプリケーションを動的再構成可能システムに適用すると,ネットワーク上のパケットに対し,限られたコストの中であらゆる符号処理を高速に施すことができる.実装結果により,動的再構成可能システム上のプロトコルブースタが,柔軟かつ高速にパケット処理できることを示す. |
| 抄録(英) | Recently, dynamical reconfigurable devices or systems whose circuits can be configured during the operation are attracting the attention. Circuit size can be enlarged virtually on the dynamic reconfigurable system, and that makes high-speed process possible with a small amount of hardware resources. In this report, we employ protocol boosters as an application on a dynamical reconfigurable system and implement it with our dynamical reconfigurable FPGA system. A protocol booster is a program, which adds several functions to network nodes and executes an encode and/or decode process applicable to each input packet. It may be slow if these encode/decode processes are implemented with software, or an individual hardware must be provided for each process if all of these processes are implemented with hardware. By implementing the protocol boosters with our dynamic reconfigurable system, any type of encode/decode process can be operated for packets on the network at a high speed within the limited cost. Experimental results show the effectiveness of our dynamic reconfigurable system for protocol boosters. |
| キーワード(和) | 動的再構成可能システム / プロトコルブースタ / FPGA / 符号処理 |
| キーワード(英) | dynamic reconfigurabale system / Protocol Booster / FPGA / code-process |
| 資料番号 | VLD2002-103 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2002/11/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 動的再構成可能システムによるプロトコルブースタの実装 |
| サブタイトル（和） | |
| タイトル（英） | Implementation of Protocol Booster with Dynamically Reconfigurable System |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 動的再構成可能システム / dynamic reconfigurabale system |
| キーワード(2)（和/英） | プロトコルブースタ / Protocol Booster |
| キーワード(3)（和/英） | FPGA / FPGA |
| キーワード(4)（和/英） | 符号処理 / code-process |
| 第 1 著者 氏名（和/英） | 清水 一範 / Kazunori SHIMIZU |
| 第 1 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
| 第 2 著者 氏名（和/英） | 陳 暁梅 / Chen XIAOMEI |
| 第 2 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
| 第 3 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 3 著者 所属（和/英） | 北九州市立大学国際環境工学部情報メディア工学科:早稲田大学理工学総合研究センター Dept. of Information and Media Sciences, The University of Kitakyushu:Advanced Research Institute for Science and Engineering, Waseda University |
| 第 4 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 4 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
| 第 5 著者 氏名（和/英） | 大附 辰夫 / Tatsuo OHTSUKI |
| 第 5 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
| 発表年月日 | 2002/11/21 |
| 資料番号 | VLD2002-103 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 476 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |