講演名 2002/11/21
レイル数に制限のあるLUTカスケードの論理合成法 : 多出力論理関数の直接実現
ミシュチェンコ アラン, 笹尾 勤,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 多出力論理関数を実現するLUTカスケード回路の実現法について述べる.多出力関数の表現法として,幾つかの方法について述べ,それをOR分解する方法について示す.次に,レイル数(二つのセルの間の線数)に制限がある場合のカスケード回路の設計アルゴリズムを示す.これより,メモリ量の削減が可能であり,大規模かつ高速な回路の実現も可能となる.多数のベンチマーク関数に本手法を適用した結果を述べる.
抄録(英) Programmable LUT cascades are used to evaluate multi-output Boolean functions. This paper shows several representations of multi-output functions and introduces a new decomposition algorithm applicable to these representations. The algorithm produces LUT cascades with the limited number of rails, which leads to significantly faster circuits and applicability to large designs. The experiment shows that the proposed algorithm performs well on benchmark functions.
キーワード(和) プログラマブルロジック / ルックアップテーブル(LUT) / 論理合成 / 関数分解 / 二分決定グラフ
キーワード(英) Programmable Logic / Look-Up Table (LUT) / Logic Synthesis / Decomposition / Binary Decision Diagrams
資料番号 VLD2002-99
発行日

研究会情報
研究会 VLD
開催期間 2002/11/21(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 ENG
タイトル(和) レイル数に制限のあるLUTカスケードの論理合成法 : 多出力論理関数の直接実現
サブタイトル(和)
タイトル(英) Logic Synthesis of LUT Cascades with Limited Rails : A Direct Implementation of Multi-Output Functions
サブタイトル(和)
キーワード(1)(和/英) プログラマブルロジック / Programmable Logic
キーワード(2)(和/英) ルックアップテーブル(LUT) / Look-Up Table (LUT)
キーワード(3)(和/英) 論理合成 / Logic Synthesis
キーワード(4)(和/英) 関数分解 / Decomposition
キーワード(5)(和/英) 二分決定グラフ / Binary Decision Diagrams
第 1 著者 氏名(和/英) ミシュチェンコ アラン / Alan MISHCHENKO
第 1 著者 所属(和/英) ポートランド州立大学電気計算機工学科
Department of ECE, Portland State University
第 2 著者 氏名(和/英) 笹尾 勤 / Tsutomu SASAO
第 2 著者 所属(和/英) 九州工業大学 情報工学部,マイクロ化総合技術センター
Center for Microelectronic Systems and Department of CSE, Kyushu Institute of Technology
発表年月日 2002/11/21
資料番号 VLD2002-99
巻番号(vol) vol.102
号番号(no) 476
ページ範囲 pp.-
ページ数 6
発行日