| 講演名 | 2002/6/22 バンク型マルチポートメモリにおける階層構造とクロスバ構造の比較 深江 誠二, 大森 伸彦, マタウシュ ハンスユルゲン, 小出 哲士, 井上 智宏, 弘中 哲夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | バンク型マルチポートメモリは,従来のマルチポートセル型マルチポートメモリでは困難であった高速化,高集積化を同時に満たすことができると期待されている.本稿では,我々が提案している階層構造型マルチポートメモリ(HMAメモリ)とクロスバを用いた従来型バンク型マルチポートメモリ(クロスバメモリ)の設計を,0.5μm2層配線CMOS技術により行った設計について示す。また,この結果を他のブロック数,ポート数のメモリ構成に対しても適用するために面積見積式を導出する.これより,HMAメモリの方が,ブロック数32,64ポート数4,8,16,32に対して平均してチップ面積が約26%小さくなり,また,アクセスタイムが読み出し時に対し約28.5%小さくなることを示す. |
| 抄録(英) | It is expected that a multi-bank multi-port memory can fulfill simultaneously the severe requirements of highly parallel systems with respect to access speed and high integration density, not possible with the conventional multi-port memory based on multiport cells. In this paper, we report a design study in 0.5μm 2 metal CMOS technology, which compares two possibilities for constructing a multi-bank multiport memory, the hierarchical construction (hierarchical multi-port memory (HMA)) and the conventional crossbar-switch based construction (crossbar memory). We also report an extrapolation formula for extending the design results to different memory configurations. Our results verify that the HMA approach allows more efficient designs than the crossbar approach for most practical memory configurations, achieving an average of about 26% smaller area for 32 and 64 blocks and 4, 8, 16 and 32 ports, and 28.5% shorter access time for reading. |
| キーワード(和) | メモリ / マルチポート / 階層構造 / クロスバスイッチ / マルチバンク |
| キーワード(英) | memory / multi-port / hierarchy / crossbar-switch / multi-bank |
| 資料番号 | VLD2002-62 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2002/6/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | バンク型マルチポートメモリにおける階層構造とクロスバ構造の比較 |
| サブタイトル（和） | |
| タイトル（英） | Comparison of the Hierarchical and Crossbar-based Architectures for the Construction Multibank Multiport Memory |
| サブタイトル（和） | |
| キーワード(1)（和/英） | メモリ / memory |
| キーワード(2)（和/英） | マルチポート / multi-port |
| キーワード(3)（和/英） | 階層構造 / hierarchy |
| キーワード(4)（和/英） | クロスバスイッチ / crossbar-switch |
| キーワード(5)（和/英） | マルチバンク / multi-bank |
| 第 1 著者 氏名（和/英） | 深江 誠二 / Seiji FUKAE |
| 第 1 著者 所属（和/英） | 広島大学ナノデバイス・システム研究センター Research Center for Nanodevice and System, Hiroshima University |
| 第 2 著者 氏名（和/英） | 大森 伸彦 / Nobuhiko OMORI |
| 第 2 著者 所属（和/英） | 広島大学ナノデバイス・システム研究センター Research Center for Nanodevice and System, Hiroshima University |
| 第 3 著者 氏名（和/英） | マタウシュ ハンスユルゲン / Hans Jiirgen MATTAUSCH |
| 第 3 著者 所属（和/英） | 広島大学ナノデバイス・システム研究センター Research Center for Nanodevice and System, Hiroshima University |
| 第 4 著者 氏名（和/英） | 小出 哲士 / Tetsushi KOIDE |
| 第 4 著者 所属（和/英） | 広島大学ナノデバイス・システム研究センター Research Center for Nanodevice and System, Hiroshima University |
| 第 5 著者 氏名（和/英） | 井上 智宏 / Tomohiro INOUE |
| 第 5 著者 所属（和/英） | 広島市立大学大学院情報科学研究科 Faculty of Computer Sciences, Hiroshima City University |
| 第 6 著者 氏名（和/英） | 弘中 哲夫 / Tetsuo HIRONAKA |
| 第 6 著者 所属（和/英） | 広島市立大学大学院情報科学研究科 Faculty of Computer Sciences, Hiroshima City University |
| 発表年月日 | 2002/6/22 |
| 資料番号 | VLD2002-62 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 166 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |