| 講演名 | 2002/6/22 バンク構造を用いた高並列プロセッサ向き小面積多ポートレジスタファイル 内田 裕志, 三谷 陽介, マタウシュ ハンスユルゲン, 小出 哲士, 弘中 哲夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 従来の多ポートメモリでは,一般にポート数の2乗に比例して面積が増大し,高速化と高集積化の両立が困難である.本稿では,高並列プロセッサを実現するために,階層構造型多ポートメモリ(Hierarchical Multiport-memory Architecture:HMA)を用いた多ポートレジスタファイルを提案する.提案アーキテクチャでは,小面積な1ポートメモリセルをブロック化し,バンク構造にすることで,小面積かつ高速処理を実現することが可能である.本稿では,提案する階層構造型多ポートメモリを用いた多ポートレジスタファイルを0.35μmCMOS技術により設計を行い,4命令発行プロセッサに対してリネーミングやフォワーディング手法を用いる事で必要なバンク数を4にまで削減した。さらに,このバンク構造を用いた多ポートレジスタファイルを実現する際に問題となる,入出力ポート(12ポート)とバンクを接続する配線方法に対する検討を行った.そこで,この問題の解決方法を提案し,その結果32ビット,128レジスタの12ポートレジスタファイルを,面積2.12mm^2,アクセスタイム5.0nsで実現することができた. |
| 抄録(英) | Generally, the area of a conventional multi-port memory increases in proportion to the 2nd power of the number of ports. Therefore, it is difficult to realize high-speed access and high integration density at the same time. In this paper, we propose a multi-port register file which uses a hierarchical bank structure for application in highly parallel processors. The new register file architecture realizes the coexistence of small layout size and high-speed access by applying memory banks which internally consist of small 1-port memory cells. We actually used this approach in the design of 12-port register file in 0.35μm CMOS technology for a 4 issue processor and exploited renaming and forwarding techniques to minimize the necessary bank number to just 4 banks. A difficult practical problem was to find an efficient solution for the wiring system to interconnect the 12 ports and the internal banks. The solution of this wiring problem resulted in a 12-port-register-file design with 128 registers of 32bit length on an area of just 2.12mm^2, having an access time of 5.Ons for each port. |
| キーワード(和) | レジスタファイル / 多ポート / 階層構造 / バンク構造 / 並列プロセッサ |
| キーワード(英) | register file / multi-port / hierarchy / bank structure / multiple-issue processor |
| 資料番号 | VLD2002-61 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2002/6/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | バンク構造を用いた高並列プロセッサ向き小面積多ポートレジスタファイル |
| サブタイトル（和） | |
| タイトル（英） | Small-Area Multi-Port Register Files due to Bank Structure for Highly Parallel Processors |
| サブタイトル（和） | |
| キーワード(1)（和/英） | レジスタファイル / register file |
| キーワード(2)（和/英） | 多ポート / multi-port |
| キーワード(3)（和/英） | 階層構造 / hierarchy |
| キーワード(4)（和/英） | バンク構造 / bank structure |
| キーワード(5)（和/英） | 並列プロセッサ / multiple-issue processor |
| 第 1 著者 氏名（和/英） | 内田 裕志 / Hiroshi UCHIDA |
| 第 1 著者 所属（和/英） | 広島大学ナノデバイス・システム研究センター Research Center for Nanodevices and Systems, Hiroshima University |
| 第 2 著者 氏名（和/英） | 三谷 陽介 / Yosuke MITANI |
| 第 2 著者 所属（和/英） | 広島市立大学大学院情報科学研究科 Faculty of Computer Sciences, Hiroshima City University |
| 第 3 著者 氏名（和/英） | マタウシュ ハンスユルゲン / Hans Jurgen MATTAUSCH |
| 第 3 著者 所属（和/英） | 広島大学ナノデバイス・システム研究センター Research Center for Nanodevices and Systems, Hiroshima University |
| 第 4 著者 氏名（和/英） | 小出 哲士 / Tetsushi KOIDE |
| 第 4 著者 所属（和/英） | 広島大学ナノデバイス・システム研究センター Research Center for Nanodevices and Systems, Hiroshima University |
| 第 5 著者 氏名（和/英） | 弘中 哲夫 / Tetsuo HIRONAKA |
| 第 5 著者 所属（和/英） | 広島市立大学大学院情報科学研究科 Faculty of Computer Sciences, Hiroshima City University |
| 発表年月日 | 2002/6/22 |
| 資料番号 | VLD2002-61 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 166 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |