| 講演名 | 2002/6/21 連続可変な駆動能力を実現するフレキシブル・セルのレイアウト構造とスタティックCMOS組み合わせ論理回路への適用 吉山 貴典, 秋濃 俊郎, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 早いタイミング収束を達成するため、今井らが提案したFHM(Flexible Hardware Model)の概念[1,2]に基づき、スタティックCMOS回路方式の組み合わせ論理セルに対して、連続可変な駆動能力を実現するフレキシブル・セルのレイアウト構造を提案する。最初に、0.35μmデザイン・ルールに基づき、V_DD=3.3Vの場合に、2段論理の後段駆動インバータとして最小のトランジスタ幅であるn-MOSFETで構成するその駆動インバータで、基板バイアス|V_SB|が共に3.3Vの時に、エネルギー(=消費電力×遅延時間)がほぼ最小であることを示す。次に、典型的な組み合わせ論理セルとしてAO23(2入力ANDが3並列OR)と全加算器を取り上げ、トランジスタ幅と配線RC及びファンアウト容量の3つの設計指標を独立変数としたフレキシブル・セルの遅延時間と消費電力及びエネルギーの高精度モデルを確立した。 |
| 抄録(英) | In order to achieve a quick timing closure, we propose the layout architecture of flexible cells for static CMOS combinatorial logic circuits with continuously variable transistor widths, based on the concept of FHM (Flexible Hardware Model) proposed by M. Imai et al. [1,2]. Using 0.35 μm design rule, we show that the drive inverter with the minimum width of n-MOSFET as the 2nd stage drive inverter in 2 stage logic has the almost lowest energy (=power consumption×delay time) when both substrate biases |V_SB| are 3.3V in the case of V_DD=3.3V Taking AO23 (3-paralallel OR with 2-input AND) and full adder up as a typical combinatorial cell, we established the accurate models of delay time, power consumption and energy for the two flexible cells to three independent design measures of transistor width, interconnection RC, and fan-out capacitance. |
| キーワード(和) | タイミング収束 / 組み合わせ論理セル / フレキシブル・セル |
| キーワード(英) | timing closure / combinatorial logic cell / flexible cell |
| 資料番号 | VLD2002-54 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2002/6/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 連続可変な駆動能力を実現するフレキシブル・セルのレイアウト構造とスタティックCMOS組み合わせ論理回路への適用 |
| サブタイトル（和） | |
| タイトル（英） | The Layout Architecture of Flexible Cells with Continuously Variable Drive Capabilities and Its Application to Static CMOS Combinatorial Logic Circuits |
| サブタイトル（和） | |
| キーワード(1)（和/英） | タイミング収束 / timing closure |
| キーワード(2)（和/英） | 組み合わせ論理セル / combinatorial logic cell |
| キーワード(3)（和/英） | フレキシブル・セル / flexible cell |
| 第 1 著者 氏名（和/英） | 吉山 貴典 / Takanori Yoshiyama |
| 第 1 著者 所属（和/英） | 近畿大学 生物理工学部 電子システム情報工学科 Department of Electronic System and Information Engineering, School of Biology-Oriented Science and Technology, Kinki University |
| 第 2 著者 氏名（和/英） | 秋濃 俊郎 / Toshiro Akino |
| 第 2 著者 所属（和/英） | 近畿大学 生物理工学部 電子システム情報工学科 Department of Electronic System and Information Engineering, School of Biology-Oriented Science and Technology, Kinki University |
| 発表年月日 | 2002/6/21 |
| 資料番号 | VLD2002-54 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 165 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |