| 講演名 | 2002/6/21 Packed SIMD型命令セットを持った画像処理プロセッサのためのハードウェア/ソフトウェア分割手法 太刀掛 宏一, 戸川 望, 柳澤 政生, 大附 辰夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では,Packed SIMD型命令セットを持った画像処理プロセッサを対象としたハードウェア/ソフトウェア協調合成システムSPADE-simdにおけるハードウェア/ソフトウェア分割手法を提案する.画像処理では,プロセッサの基本ビット幅に比較して小さいビット幅を持ったデータを演算対象とする.Packed SIMD型命令は1つの演算器を用いて複数の小ビットデータに対する演算を実行するため,画像処理に適用することでデータの並列演算による処理の高速化が可能となる.アプリケーションプログラムに記述される全てのPacked SIMD型命令について,命令実行機能をプロセッサコアに含まれる対応Packed SIMD型演算器のいずれかに割り当てる.割り当てられた命令の組合せに応じて,各々のPacked SIMD型演算器のハードウェア構成は変更が可能である.プロセッサに付加されるPacked SIMD型演算器の命令実行機能構成を適切に決定することで,演算器およびプロセッサコアのハードウェアコストを削減することができる.計算機実験により提案手法を評価し,結果を報告する. |
| 抄録(英) | This paper proposes a hardware/software partitioning algorithm for image processors with packed SIMD type instructions. An image processing application includes packed SIMD type instructions. Each packed SIMD type instruction in the application is executed by one of packed SIMD type functional units in the processor core. We can change a hardware configuration and a cost of a packed SIMD type functional unit according to the set of packed SIMD type instructions executed by the functional unit. Total hardware costs of the processor is reduced by hardware/software partitioning which selects an appropriate set of packed SIMD type instructions for each packed SIMD type functional unit. The experimental results show effectiveness of the proposed algorithm. |
| キーワード(和) | ハードウェア/ソフトウェア協調合成 / ハードウェア/ソフトウェア分割 / プロセッサコア / Packed SIMD型命令 |
| キーワード(英) | hardware/software cosynthesis / hardware/software partitioning / processor core / packed SIMD type instructions |
| 資料番号 | VLD2002-53 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2002/6/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Packed SIMD型命令セットを持った画像処理プロセッサのためのハードウェア/ソフトウェア分割手法 |
| サブタイトル（和） | |
| タイトル（英） | A Hardware/Software Partitioning Algorhithm for Image Processors with a Packed SIMD Type Instruction Set |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ハードウェア/ソフトウェア協調合成 / hardware/software cosynthesis |
| キーワード(2)（和/英） | ハードウェア/ソフトウェア分割 / hardware/software partitioning |
| キーワード(3)（和/英） | プロセッサコア / processor core |
| キーワード(4)（和/英） | Packed SIMD型命令 / packed SIMD type instructions |
| 第 1 著者 氏名（和/英） | 太刀掛 宏一 / Koichi TACHIKAKE |
| 第 1 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
| 第 2 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 2 著者 所属（和/英） | 北九州市立大学国際環境工学部情報メディア工学科:早稲田大学理工学総合研究センター Dept. of Information and Media Sciences, The University of Kitakyushu:Advanced Research Institute for Science and Engineering, Waseda University |
| 第 3 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 3 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
| 第 4 著者 氏名（和/英） | 大附 辰夫 / Tatsuo OHTSUKI |
| 第 4 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
| 発表年月日 | 2002/6/21 |
| 資料番号 | VLD2002-53 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 165 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |