| 講演名 | 2002/6/21 Packed SIMD型命令を持つプロセッサを対象としたハードウェア/ソフトウェア協調合成システムのための並列化コンパイル手法 鈴木 伸治, 戸川 望, 柳澤 政生, 大附 辰夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | Packed SIMD型命令を持つプロセッサのハードウェア/ソフトウェア協調合成システムSPADE-simdでは,Packed SIMD型命令を持つプロセッサを対象とした並列化コンパイラが必要となる.この並列化コンパイラは,まず,SPADE-simdが対象とするプロセッサコアにおいて,付加可能な全てのハードウェアを持つ仮想的なプロセッサを仮定する.仮想プロセッサ上で,入力アプリケーションの命令レベル並列性をPacked SIMD型命令を用いて最大限に抽出し,アセンブリコードを出力する.並列化コンパイラの出力により,合成するプロセッサの初期構成が得られる.本稿では,並列化コンパイラの中核をなすレジスタ内SIMD並列化アルゴリズム,命令併合アルゴリズムを提案する.レジスタ内SIMD並列化アルゴリズムは,入力アプリケーションの命令レベル並列性を抽出し,レジスタ内に低精度データを梱包・整列することでPacked SIMD型命令を利用する.命令併合アルゴリズムは,複数のPacked SIMD型命令を1命令に併合し,シフト・飽和演算を含むPacked SIMD型命令やPacked SIMD型乗加算命令を利用可能とする.提案手法により,アプリケーションの命令レベル並列性をPacked SIMD型命令を用いて抽出し,高速化したアセンブリコードを出力する.提案手法を用いて計算機上に並列化コンパイラを実装し,有効性を評価する. |
| 抄録(英) | Consider to synthesize a processor with packed SIMD type instructions by a hardware/software cosynthesis system. The system needs a parallelizing compiler for the processor with packed SIMD type instructions. The parallelizing compiler targets the virtual processor that has all availabale hardware units. It exploits instruction level parallelism using packed SIMD type instructions and output assembly codes. The output of the parallelizing compiler decides the initial configuration of the processor. This paper proposes a packed SIMD generation algorithm and an instruction merge algorithm. The packed SIMD generation algorithm packs and aligns low precision data in a register and generates packed SIMD type instructions. The instruction merge algorithm merges several packed SIMD type instructions to generate the packed SIMD type instructions that include saturation and shift operation. Exprimental results demonstrate effectiveness and efficiency of the algorithm. |
| キーワード(和) | ハードウェア/ソフトウェア協調合成 / Packed SIMD型命令 / コンパイラ / 組み込みプロセッサ |
| キーワード(英) | hardware/software cosynthesis / packed SIMD type instructions / compiler / embedded processor |
| 資料番号 | VLD2002-52 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2002/6/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Packed SIMD型命令を持つプロセッサを対象としたハードウェア/ソフトウェア協調合成システムのための並列化コンパイル手法 |
| サブタイトル（和） | |
| タイトル（英） | A Parallelizing Compile Algorithm in Hardware/Software Cosynthesis System for Processor Cores with Packed SIMD Type Instruction Sets |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ハードウェア/ソフトウェア協調合成 / hardware/software cosynthesis |
| キーワード(2)（和/英） | Packed SIMD型命令 / packed SIMD type instructions |
| キーワード(3)（和/英） | コンパイラ / compiler |
| キーワード(4)（和/英） | 組み込みプロセッサ / embedded processor |
| 第 1 著者 氏名（和/英） | 鈴木 伸治 / Nobuharu SUZUKI |
| 第 1 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
| 第 2 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 2 著者 所属（和/英） | 北九州市立大学国際環境工学部情報メディア工学科:早稲田大学理工学総合研究センター Dept. of Information and Media Sciences, The University of Kitakyushu:Advanced Research Institute for Science and Engineering, Waseda University |
| 第 3 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 3 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
| 第 4 著者 氏名（和/英） | 大附 辰夫 / Tatsuo OHTSUKI |
| 第 4 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
| 発表年月日 | 2002/6/21 |
| 資料番号 | VLD2002-52 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 165 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |