| 講演名 | 2002/6/21 セルネットワークに基づくカラー・グレースケール画像分割アーキテクチャ 森本 高志, 原田 洋明, 小出 哲士, マタウシュハンス ユルゲン, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 画像分割処理は,入力として取り込んだ複雑な自然画像から個々の対象物を抽出する処理であり,オブジェクトベースの処理である画像認識や動き検出において重要な前処理である.本稿では,カラー・グレースケールの自然画像に対して,入力画像の全ての画素に対して並列に処理を行うことでリアルタイム処理を実現することが可能な画像分割処理アルゴリズムとディジタル回路で実現可能なアーキテクチャを提案する.提案アルゴリズムの特長は簡単な処理で高速,画像分割精度が良い,領域成長型,カラー画像とグレースケール画像が処理可能などである.提案アーキテクチャは2つのモジュールから成るセルネットワーク構造を有し,全ピクセル並列処理により高速な処理が可能である.画像分割セルネットワークを3層配線0.35μmCMOS技術により設計を行った.提案アーキテクチャはディジタル回路で構成しており将来のCMOS技術の進歩に対してもスケーラブルであるため,設計結果からCMOS技術に対する面積見積りを行った.また,提案アーキテクチャに基づくサイクルベースシミュレータ上で,処理時間を計測した.その結果,2010年の標準と予想される45nmCMOS技術では830×830画素が汎用チップ(268mm^2)に集積可能で,その時の処理時間が900μsec(クロック周波数100MHz)以下と高速な処理が可能である. |
| 抄録(英) | Image segmentation is the extraction process of all objects from natural input images and is the necessarry first step of object-oriented image processing such as object recognization or object tracking. In this paper,we propose a highly-parallel digital algorithm for gray-scale/color image segmentation of real-time video signals and a cell-network based implementation architecture in state-of-the-art CMOS technology. The proposed region-growing algorithm features high-speed processing, due to its simple structure, as well as good accuracy of segmentation results. The proposed chip architecture based on this algorithm has a regular cell network structure derived from two modules, and can execute a very high-speed massively parallel segmentation process. We designed the cell network for image segmentation in 0.35μm CMOS technology with 3 layers to achieve high pixel density, and carried out a full-custom optimization of the are of the two cell-network modules to achieve high pixel density. The area of the proposed digital architecture scales down with future CMOS technologies, and was estimated on the basis of the test-chip design. A cycle-base simulater of the architecture was used to investigate segmentation time and quality. As the result, 830×830 pixels on a chip, and a processing time less than 900μsec at 100MHz clock frequency are expected for a 45nm CMOS technology, predicted to become standard in 2010. |
| キーワード(和) | 画像分割 / リアルタイム処理 / ディジタル回路 / セルネットワーク |
| キーワード(英) | image segmentation / real-time processing / digital circuit / cell-network |
| 資料番号 | VLD2002-48 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2002/6/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | セルネットワークに基づくカラー・グレースケール画像分割アーキテクチャ |
| サブタイトル（和） | |
| タイトル（英） | Gray-Scale/Color Image-Segmentation Architecture based on Cell-Network |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 画像分割 / image segmentation |
| キーワード(2)（和/英） | リアルタイム処理 / real-time processing |
| キーワード(3)（和/英） | ディジタル回路 / digital circuit |
| キーワード(4)（和/英） | セルネットワーク / cell-network |
| 第 1 著者 氏名（和/英） | 森本 高志 / Takashi MORIMOTO |
| 第 1 著者 所属（和/英） | 広島大学ナノデバイス・システム研究センター Research Center for Nanodevices and Systems, Hiroshima University |
| 第 2 著者 氏名（和/英） | 原田 洋明 / Youmei HARADA |
| 第 2 著者 所属（和/英） | 広島大学ナノデバイス・システム研究センター Research Center for Nanodevices and Systems, Hiroshima University |
| 第 3 著者 氏名（和/英） | 小出 哲士 / Tetsushi KOIDE |
| 第 3 著者 所属（和/英） | 広島大学ナノデバイス・システム研究センター Research Center for Nanodevices and Systems, Hiroshima University |
| 第 4 著者 氏名（和/英） | マタウシュハンス ユルゲン / Hans Jurgen MATTAUSCH |
| 第 4 著者 所属（和/英） | 広島大学ナノデバイス・システム研究センター Research Center for Nanodevices and Systems, Hiroshima University |
| 発表年月日 | 2002/6/21 |
| 資料番号 | VLD2002-48 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 165 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |