講演名 2002/6/21
PLL小型化のための能動フィルタ回路の検討
道正 志郎,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本報告では、システムLSIに必須の位相同期回路の小型化を実現する能動ループフィルタ回路について説明する。ループフィルタ回路はフィルタ容量を従来の10分の1に削減でき、さらにアダプティブバイアス化することにより外付けバイアス回路を不要とし、広範囲の入力リファレンスクロックに対して最適な応答特性と高速応答を維持することができる。
抄録(英) This paper describes the design of a new active low pass filter for Phase-Locked-Loop(PLL) with adaptive biasing technique. Using the new low pass filter, the PLL can automatically adjust the loop bandwidth and damping factor to the frequency of reference clock. Moreover, the new LPF can decrease the capacitance value to 1/10 of the conventional one.
キーワード(和) 位相同期回路 / 能動フィルタ / 適応バイアス / 小型化 / CMOS
キーワード(英) Phase-Locked-Loops / Active Filter / Adaptive Bias / Miniaturization / CMOS
資料番号 VLD2002-46
発行日

研究会情報
研究会 VLD
開催期間 2002/6/21(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) PLL小型化のための能動フィルタ回路の検討
サブタイトル(和)
タイトル(英) Design of a Compact PLL with New Active Loop Filter Circuit
サブタイトル(和)
キーワード(1)(和/英) 位相同期回路 / Phase-Locked-Loops
キーワード(2)(和/英) 能動フィルタ / Active Filter
キーワード(3)(和/英) 適応バイアス / Adaptive Bias
キーワード(4)(和/英) 小型化 / Miniaturization
キーワード(5)(和/英) CMOS / CMOS
第 1 著者 氏名(和/英) 道正 志郎 / Shiro Dosho
第 1 著者 所属(和/英) 松下電器産業 半導体社 開発本部 LSI先行開発センタ
Advanced LSI Technology Development Center Corporate Development Division, Semiconductor Company Matsushita Electric Industrial Co.Ltd.
発表年月日 2002/6/21
資料番号 VLD2002-46
巻番号(vol) vol.102
号番号(no) 165
ページ範囲 pp.-
ページ数 6
発行日