講演名 1996/5/23
1GビットDRAM用トレンチ・セル技術
尾崎 徹, 野口 充宏, 土生 真理子, 青木 正身, 石橋 裕, 篠 智彰, 浜本 毅司, 高島 大三郎, 新山 広美, 中杉 哲郎, 柴田 透, 加藤 善光, 西村 英二, 服部 清司, 馬越 俊幸, 佐藤 信二, 山口 寿男, 杉原 和佳,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 今回は, 1GビットDRAMに用いる0.228μm^2のメモリ・セルを開発した。このような微細なメモリ・セルを実現するためには, 微細化に適したセルレイアウトと電荷を蓄積する容量の確保が重要である。このため我々は, 従来のレイアウトの約75%にメモリ・セル面積を縮小できる。6F^2セルレイアウトと, トレンチ開口部の大きさは, 一定のまま, トレンチ下部のキャパシタとなる部分のトレンチ径を増大させるボトル型キャパシタを採用した。また, 6F^2レイアウトの問題である。トレンチとトランジスタの配置途裕ガロという点に関しても, P^+ゲート及び表面ストラップ型基板プレートトレンチセルにより問題ないことを, 3次元デバイスシュミュレーションにより明らかにした。
抄録(英)
キーワード(和)
キーワード(英)
資料番号 ICD96-34
発行日

研究会情報
研究会 ICD
開催期間 1996/5/23(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) 1GビットDRAM用トレンチ・セル技術
サブタイトル(和)
タイトル(英)
サブタイトル(和)
キーワード(1)(和/英)
第 1 著者 氏名(和/英) 尾崎 徹
第 1 著者 所属(和/英) (株)東芝マイクロエレクトロニクス研究所
第 2 著者 氏名(和/英) 野口 充宏
第 2 著者 所属(和/英) (株)東芝マイクロエレクトロニクス研究所
第 3 著者 氏名(和/英) 土生 真理子
第 3 著者 所属(和/英) (株)東芝マイクロエレクトロニクス研究所
第 4 著者 氏名(和/英) 青木 正身
第 4 著者 所属(和/英) (株)東芝マイクロエレクトロニクス研究所
第 5 著者 氏名(和/英) 石橋 裕
第 5 著者 所属(和/英) (株)東芝マイクロエレクトロニクス研究所
第 6 著者 氏名(和/英) 篠 智彰
第 6 著者 所属(和/英) (株)東芝マイクロエレクトロニクス研究所
第 7 著者 氏名(和/英) 浜本 毅司
第 7 著者 所属(和/英) (株)東芝マイクロエレクトロニクス研究所
第 8 著者 氏名(和/英) 高島 大三郎
第 8 著者 所属(和/英) (株)東芝マイクロエレクトロニクス研究所
第 9 著者 氏名(和/英) 新山 広美
第 9 著者 所属(和/英) (株)東芝マイクロエレクトロニクス研究所
第 10 著者 氏名(和/英) 中杉 哲郎
第 10 著者 所属(和/英) (株)東芝マイクロエレクトロニクス研究所
第 11 著者 氏名(和/英) 柴田 透
第 11 著者 所属(和/英) (株)東芝マイクロエレクトロニクス研究所
第 12 著者 氏名(和/英) 加藤 善光
第 12 著者 所属(和/英) (株)東芝マイクロエレクトロニクス研究所
第 13 著者 氏名(和/英) 西村 英二
第 13 著者 所属(和/英) (株)東芝マイクロエレクトロニクス研究所
第 14 著者 氏名(和/英) 服部 清司
第 14 著者 所属(和/英) (株)東芝マイクロエレクトロニクス研究所
第 15 著者 氏名(和/英) 馬越 俊幸
第 15 著者 所属(和/英) (株)東芝マイクロエレクトロニクス研究所
第 16 著者 氏名(和/英) 佐藤 信二
第 16 著者 所属(和/英) (株)東芝マイクロエレクトロニクス研究所
第 17 著者 氏名(和/英) 山口 寿男
第 17 著者 所属(和/英) (株)東芝マイクロエレクトロニクス研究所
第 18 著者 氏名(和/英) 杉原 和佳
第 18 著者 所属(和/英) (株)東芝マイクロエレクトロニクス研究所
発表年月日 1996/5/23
資料番号 ICD96-34
巻番号(vol) vol.96
号番号(no) 64
ページ範囲 pp.-
ページ数 5
発行日