講演名 | 1996/5/23 ビット線分離型メモリ階層方式とドミノ型タグ比較器を用いた1V 100MHz 10mWオンチップキャッシュ 水野 弘之, 松崎 望, 長田 健一, 新保 利信, 大木 長斗司, 石田 浩, 石橋 孝一郎, 久礼 得男, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 電源電圧1Vで100MHz動作する16-KB(L2)2-KB(L1)4ウェイ・セット・アソシアティブキャッシュを0.25μm CMOSプロセスを用いて開発した. 低電圧で100MHz高速動作させるために, ビット線分離型メモリ階層方式を開発し,ーつのメモリセルアレイで周辺回路を共通化してキャッシュの階層化を実現した. この技術により実効レイテンシを38%短縮し, 消費電力を23%低減した. また, 多ビット化するアドレスのタグ比較の低電力化のためにドミノ型タグ比較器を開発し, タグアレイの実効的な消費電力を30%低減した. |
抄録(英) | A 1-V 16-KB (L2) 2-KB (L1) 4-way set-associative cache was fabricated using a 0.25-μm CMOS technology for future low-power high-speed microprocessors. Effective latency of 6.9ns and power consumption of 10mW at 100MHz are obtained at a supply voltage of 1V. This performance is achieved by using a new separated bit-line memory hierarchy architecture that speeds up latency and reduces power consumption, and domino tag comparators that reduce the power dissipation of tag comparisons. |
キーワード(和) | マイクロプロセッサ / RISC / キャッシュ / SRAM / 低電力 |
キーワード(英) | Microprocessor / RISC / Cache / SRAM / Low-Power |
資料番号 | ICD96-31 |
発行日 |
研究会情報 | |
研究会 | ICD |
---|---|
開催期間 | 1996/5/23(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Integrated Circuits and Devices (ICD) |
---|---|
本文の言語 | JPN |
タイトル(和) | ビット線分離型メモリ階層方式とドミノ型タグ比較器を用いた1V 100MHz 10mWオンチップキャッシュ |
サブタイトル(和) | |
タイトル(英) | A 1-V 100-MHz 10-mW Cache Using a Separated Bit-Line Memory Hierarchy Architecture and Domino Tag Comparators |
サブタイトル(和) | |
キーワード(1)(和/英) | マイクロプロセッサ / Microprocessor |
キーワード(2)(和/英) | RISC / RISC |
キーワード(3)(和/英) | キャッシュ / Cache |
キーワード(4)(和/英) | SRAM / SRAM |
キーワード(5)(和/英) | 低電力 / Low-Power |
第 1 著者 氏名(和/英) | 水野 弘之 / Hiroyuki Mizuno |
第 1 著者 所属(和/英) | 日立製作所中央研究所 Central Research Laboratory, Hitachi, Ltd. |
第 2 著者 氏名(和/英) | 松崎 望 / Nozomu Matsuzaki |
第 2 著者 所属(和/英) | 日立製作所中央研究所 Central Research Laboratory, Hitachi, Ltd. |
第 3 著者 氏名(和/英) | 長田 健一 / Kenichi Osada |
第 3 著者 所属(和/英) | 日立製作所中央研究所 Central Research Laboratory, Hitachi, Ltd. |
第 4 著者 氏名(和/英) | 新保 利信 / Toshinobu Shinbo |
第 4 著者 所属(和/英) | 日立超LSIエンジニアリング Hitachi ULSI Engineering Corp. |
第 5 著者 氏名(和/英) | 大木 長斗司 / Nagatoshi Ooki |
第 5 著者 所属(和/英) | 日立超LSIエンジニアリング Hitachi ULSI Engineering Corp. |
第 6 著者 氏名(和/英) | 石田 浩 / Hiroshi Ishida |
第 6 著者 所属(和/英) | 日立超LSIエンジニアリング Hitachi ULSI Engineering Corp. |
第 7 著者 氏名(和/英) | 石橋 孝一郎 / Koichiro Ishibashi |
第 7 著者 所属(和/英) | 日立製作所中央研究所 Central Research Laboratory, Hitachi, Ltd. |
第 8 著者 氏名(和/英) | 久礼 得男 / Tokuo Kure |
第 8 著者 所属(和/英) | 日立製作所中央研究所 Central Research Laboratory, Hitachi, Ltd. |
発表年月日 | 1996/5/23 |
資料番号 | ICD96-31 |
巻番号(vol) | vol.96 |
号番号(no) | 64 |
ページ範囲 | pp.- |
ページ数 | 8 |
発行日 |