| 講演名 | 2004/5/14 ジッタ耐性に優れたパラレル型CDRを用いた12.5 Gbit/s CMOS BERT LSI 川村 智明, 大友 祐輔, 西村 和好, 野河 正史, 富樫 稔, 小泉 弘, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | ジッタ耐性に優れたパラレル型CDR (Clock and Data Recovery)とそのCDRを用いた12.5 Gbit/s BERT(Bit Error Rate Tester) LSIを0.13μm CMOS プロセス(f_T = 60 GHz)で実現した。12.5 Gbit/s でのエラーフリー動作に加えて、9.95、10.3、10.7、及び、11.1 Gbit/s でのエラーフリー動作も確認している。また、CDRのジッタ耐性がSONET OC-192 のジッタ耐性規格を満たし、さらに、XFP(10 Gigabit small form facter pluggable module)のジッタ耐性規格をも満たしていることを確認した。 |
| 抄録(英) | This paper describes a CMOS LSI integrating pulse pattern generators (PPG) and bit error rate testers (BERT). The LSI is fabricated in a 0.13 μm CMOS process with f_T of 60 GHz. A parallel CDR circuit allows the LSI to operate at a rate as high as 12.5 Gbit/s. It also provides wide jitter tolerance for high-frequency (4-80 MHz) sinusoidal jitter. The measured jitter tolerance exceeds not only the SONET OC-192 jitter tolerance but also the 10 Gigabit small form factor pluggable module (XFP) non-data-dependent jitter tolerance. |
| キーワード(和) | CDR / CMOS / BERT / ジッタ耐性 |
| キーワード(英) | CMOS / BERT / CDR / jitter tolerance |
| 資料番号 | ICD2004-34 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2004/5/14(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ジッタ耐性に優れたパラレル型CDRを用いた12.5 Gbit/s CMOS BERT LSI |
| サブタイトル（和） | |
| タイトル（英） | A 12.5 Gbit/s CMOS BERT LSI Using a Jitter-Tolerant Parallel CDR |
| サブタイトル（和） | |
| キーワード(1)（和/英） | CDR / CMOS |
| キーワード(2)（和/英） | CMOS / BERT |
| キーワード(3)（和/英） | BERT / CDR |
| キーワード(4)（和/英） | ジッタ耐性 / jitter tolerance |
| 第 1 著者 氏名（和/英） | 川村 智明 / Tomoaki KAWAMURA |
| 第 1 著者 所属（和/英） | NTTマイクロシステムインテグレーション研究所 NTT Microsystem Integration Laboratories |
| 第 2 著者 氏名（和/英） | 大友 祐輔 / Yusuke OHTOMO |
| 第 2 著者 所属（和/英） | NTTマイクロシステムインテグレーション研究所 NTT Microsystem Integration Laboratories |
| 第 3 著者 氏名（和/英） | 西村 和好 / Kazuyoshi NISHIMURA |
| 第 3 著者 所属（和/英） | NTTマイクロシステムインテグレーション研究所 NTT Microsystem Integration Laboratories |
| 第 4 著者 氏名（和/英） | 野河 正史 / Masafumi NOGAWA |
| 第 4 著者 所属（和/英） | NTTマイクロシステムインテグレーション研究所 NTT Microsystem Integration Laboratories |
| 第 5 著者 氏名（和/英） | 富樫 稔 / Minoru TOGASHI |
| 第 5 著者 所属（和/英） | NTTマイクロシステムインテグレーション研究所 NTT Microsystem Integration Laboratories |
| 第 6 著者 氏名（和/英） | 小泉 弘 / Hiroshi KOIZUMI |
| 第 6 著者 所属（和/英） | NTTマイクロシステムインテグレーション研究所 NTT Microsystem Integration Laboratories |
| 発表年月日 | 2004/5/14 |
| 資料番号 | ICD2004-34 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 67 |
| ページ範囲 | pp.- |
| ページ数 | 4 |
| 発行日 | |