講演名 | 2004/5/14 暗号セキュリティ向け乱数生成回路用シリコンナノデバイス 藤田 忍, 内田 建, 安田 心一, 大場 竜二, 野崎 華恵, 棚本 哲史, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | ナノデバイスをモバイル通信などのセキュリティシステムヘ応用することを提案する。暗号セキュリティ向けのシリコンナノデバイスを使った高度な乱数生成器を紹介する。乱数発生の原理にはナノデバイスが本来持つランダムな挙動を利用している。我々は単一電子素子構造やナノサイズのパーコレーション伝導パスを利用して、何種類かのナノデバイスを作製した。これらのデバイスから発せられるランダム信号を、乱数性を損なわないようにデジタル化する回路も設計した。これらをもとに高度な乱数発生を確認することに成功した。 |
抄録(英) | We have proposed a new application of silicon nano-devices to mobile communication security systems. We introduce high-quality random number generators for cryptographic security using Si nano-devices, on a basis of the fact that nano-devices hold random electrical properties by nature, which has been regarded as a negative feature in general. We demonstrate several types of small digital circuits for random number generation using nano-devices/structures based on single electron tunneling in Si MOSFETs or carrier conduction through percolation leakage spots in SiO_2. These digital circuits are designed to transfer random electrical signals of nano-devices/structures to digital signals without degradation of quality of randomness. It has been confirmed by the NIST-standard statistical tests that these circuits can generate extremely high-quality random digital sequences. |
キーワード(和) | ナノデバイス / 乱数 / ナノ構造 |
キーワード(英) | Nano-devices / random number / nanostructure |
資料番号 | ICD2004-31 |
発行日 |
研究会情報 | |
研究会 | ICD |
---|---|
開催期間 | 2004/5/14(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Integrated Circuits and Devices (ICD) |
---|---|
本文の言語 | JPN |
タイトル(和) | 暗号セキュリティ向け乱数生成回路用シリコンナノデバイス |
サブタイトル(和) | |
タイトル(英) | Si Nanodevices for Random Number Generating Circuits for Cryptographic Security |
サブタイトル(和) | |
キーワード(1)(和/英) | ナノデバイス / Nano-devices |
キーワード(2)(和/英) | 乱数 / random number |
キーワード(3)(和/英) | ナノ構造 / nanostructure |
第 1 著者 氏名(和/英) | 藤田 忍 / Shinobu Fujita |
第 1 著者 所属(和/英) | 東芝研究開発センター,(株)東芝 Corporate R&D Center, Toshiba corporation |
第 2 著者 氏名(和/英) | 内田 建 / Ken Uchida |
第 2 著者 所属(和/英) | 東芝研究開発センター,(株)東芝 Corporate R&D Center, Toshiba corporation |
第 3 著者 氏名(和/英) | 安田 心一 / Shin-ichi Yasuda |
第 3 著者 所属(和/英) | 東芝研究開発センター,(株)東芝 Corporate R&D Center, Toshiba corporation |
第 4 著者 氏名(和/英) | 大場 竜二 / Ryuji Ohba |
第 4 著者 所属(和/英) | 東芝研究開発センター,(株)東芝 Corporate R&D Center, Toshiba corporation |
第 5 著者 氏名(和/英) | 野崎 華恵 / Hanae Nozaki |
第 5 著者 所属(和/英) | 東芝研究開発センター,(株)東芝 Corporate R&D Center, Toshiba corporation |
第 6 著者 氏名(和/英) | 棚本 哲史 / Tetsufumi Tanamoto |
第 6 著者 所属(和/英) | 東芝研究開発センター,(株)東芝 Corporate R&D Center, Toshiba corporation |
発表年月日 | 2004/5/14 |
資料番号 | ICD2004-31 |
巻番号(vol) | vol.104 |
号番号(no) | 67 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |