| 講演名 | 2004/5/13 微細CMOS・ミクストシグナル・システムオンチップにおける基板クロストークを低減するノイズデカップリング回路(VLSI一般 : ISSCC2004特集) 塚田 敏郎, 橋本 安行, 坂田 浩司, 岡田 博之, 石橋 孝一郎, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | アナログ・ディジタル混載システム集積回路の基板クロストークを低減するデカップリング回路を提案した。演算増幅器の負帰還動作による仮想接地とミラー容量を用いてデカップリングを行う。従来の容量デカップリング法と異なり、接地配線にノイズ電流が流れないため寄生インダクタンスの影響を回避できる0.13μm CMOSでデカップリング回路を設計し、テストチップを試作してノイズ低減効果を測定した。その結果、周波数40 MHzから1 GHz に亘って増幅器を用いたデカップリング効果が実験検証された。消費電力は回路あたり3.3mW(1.0V)で、動作回路を追加するとデカップリング効果も増加し、基板クロストークが200MHzで最大33%低減された。 |
| 抄録(英) | A decoupling circuit using an op-amp is proposed to suppress crosstalk in mixed-signal SoCs. It overcomes the parasitic inductance problem of a capacitor decoupling method. A 0.13-μm CMOS test chip shows that substrate noise at 40MHz-1GHz was suppressed by activating each circuit with 3.3 mA at 1 V and reduced by 33% in total at 200 MHz. |
| キーワード(和) | 基板結合雑音 / クロストーク / ノイズデカップリング / アナログ・ディジタル混載集積回路 |
| キーワード(英) | Substrate Noise / Crosstalk / Noise Decoupling / Mixed Analog and Digital Integrated Circuits |
| 資料番号 | ICD2004-21 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2004/5/13(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 微細CMOS・ミクストシグナル・システムオンチップにおける基板クロストークを低減するノイズデカップリング回路(VLSI一般 : ISSCC2004特集) |
| サブタイトル（和） | |
| タイトル（英） | An On-Chip Active Decoupling Circuit to Suppress Crosstalk in Deep Sub-Micron CMOS Mixed-Signal SoCs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 基板結合雑音 / Substrate Noise |
| キーワード(2)（和/英） | クロストーク / Crosstalk |
| キーワード(3)（和/英） | ノイズデカップリング / Noise Decoupling |
| キーワード(4)（和/英） | アナログ・ディジタル混載集積回路 / Mixed Analog and Digital Integrated Circuits |
| 第 1 著者 氏名（和/英） | 塚田 敏郎 / Toshiro TSUKADA |
| 第 1 著者 所属（和/英） | (株)半導体理工学研究センター設計技術開発部低電力技術開発室 Semiconductor Technology Academic Research Center (STARC) |
| 第 2 著者 氏名（和/英） | 橋本 安行 / Yasuyuki HASHIMOTO |
| 第 2 著者 所属（和/英） | (株)半導体理工学研究センター設計技術開発部低電力技術開発室 Semiconductor Technology Academic Research Center (STARC) |
| 第 3 著者 氏名（和/英） | 坂田 浩司 / Kohji SAKATA |
| 第 3 著者 所属（和/英） | (株)半導体理工学研究センター設計技術開発部低電力技術開発室 Semiconductor Technology Academic Research Center (STARC) |
| 第 4 著者 氏名（和/英） | 岡田 博之 / Hiroyuki OKADA |
| 第 4 著者 所属（和/英） | (株)半導体理工学研究センター設計技術開発部低電力技術開発室 Semiconductor Technology Academic Research Center (STARC) |
| 第 5 著者 氏名（和/英） | 石橋 孝一郎 / Koichiro ISHIBASHI |
| 第 5 著者 所属（和/英） | (株)半導体理工学研究センター設計技術開発部低電力技術開発室 Semiconductor Technology Academic Research Center (STARC) |
| 発表年月日 | 2004/5/13 |
| 資料番号 | ICD2004-21 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 66 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |