| 講演名 | 2004/5/13 クロックジッタや電源ノイズの発生原因を解明できるオンチップジッタスペクトラムアナライザ(VLSI一般 : ISSCC2004特集) 高宮 真, 猪原 宏樹, 水野 正之, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | マイクロプロセッサやシリアル通信用マクロのような高速デジタルLSIにおいて多発している電源ノイズによるジッタ増加に起因する動作不良に対処するためには、LSI上の電源ノイズやジッタをオンチップ測定回路により実測して設計に反映させるフィードバック型の設計スタイルが必要である。この設計スタイルにより、動作不良を設計段階で未然に防止することができる。この設計スタイルを実現するために、オンチップのジッタスペクトラムアナライザを開発した。これにより、LSIが実装され実際に動作している状況下においてジッタ測定を行い、得られたジッタスペクトラムから電源分配網とクロック分配網の中で問題のある箇所を周波数領域で発見することができる。0.18μm CMOS プロセスでLSIを試作し、1 GHz クロックのジッタスペクトラムの測定を行った。 |
| 抄録(英) | The inability to predict accurately the degree to which such performance-degradation factors as jitter induced by fluctuations in supply-voltage are likely to occur has become an increasingly serious issue. This suggests that the traditional digital LSI feedforward design-flow for high-speed LSIs might usefully be replaced by a feedback design-flow based on previously obtained experimental data. As a first step, we have developed an on-chip jitter-spectrum analyzer (ISA) which can locate and analyze trouble-spots in on- and off-chip power-and-clock-distribution-networks during actual operations in the field. |
| キーワード(和) | クロック / ジッタ / スペクトラム / 電源ノイズ / オンチップ測定 |
| キーワード(英) | Clock / Jitter / Spectrum / Power Supply Noise / On-Chip Measurement |
| 資料番号 | ICD2004-17 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2004/5/13(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | クロックジッタや電源ノイズの発生原因を解明できるオンチップジッタスペクトラムアナライザ(VLSI一般 : ISSCC2004特集) |
| サブタイトル（和） | |
| タイトル（英） | On-Chip Jitte-Spectrum-Analyzer for Locating Trouble-Spots for Clock Jitter and Power Supply Noise |
| サブタイトル（和） | |
| キーワード(1)（和/英） | クロック / Clock |
| キーワード(2)（和/英） | ジッタ / Jitter |
| キーワード(3)（和/英） | スペクトラム / Spectrum |
| キーワード(4)（和/英） | 電源ノイズ / Power Supply Noise |
| キーワード(5)（和/英） | オンチップ測定 / On-Chip Measurement |
| 第 1 著者 氏名（和/英） | 高宮 真 / Makoto TAKAMIYA |
| 第 1 著者 所属（和/英） | NECシステムデバイス研究所 System Devices Research Labs, NEC Corporation |
| 第 2 著者 氏名（和/英） | 猪原 宏樹 / Hiroki INOHARA |
| 第 2 著者 所属（和/英） | NECコンピュータ事業部:(現)NECエレクトロニクス Computers Division, NEC Corporation:(Present adress)NEC Electronics Corporation |
| 第 3 著者 氏名（和/英） | 水野 正之 / Masayuki MIZUNO |
| 第 3 著者 所属（和/英） | NECシステムデバイス研究所 System Devices Research Labs, NEC Corporation |
| 発表年月日 | 2004/5/13 |
| 資料番号 | ICD2004-17 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 66 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |