講演名	2004/5/13 サブ100-nmディジタルLSIの低消費電力技術(VLSI一般 : ISSCC2004特集) 榎本 忠儀,
PDFダウンロードページ	PDFダウンロードページへ
抄録(和)	まず、CMOS論理ゲートおよびLSIの動作時消費電力を解説し、動作時消費電力(P_)を構成する各ファクタ(ゲート稼働率、回路規模、電源電圧、動作速度、負荷容量、信号遷移時間、等)を削減する方策およびその具体例(アルゴリズム、アーキテクチャ、回路等の改良)を詳述する.次に、論理ゲートおよびLSIの待機時消費電力を概略し、これまでに開発された代表的な待機時消費電力(P_)の削減技術を詳述し、そのP_削減効果を検討する.
抄録(英)	Discussed here is reduction of power dissipation for CMOS LSIs. First, both active power dissipation (P_) and stand-by power dissipation (P_) are summarized. Then, general technologies for reducing Pat are discussed. Also reviewed are a wide variety of approaches (i.e., parallel and pipeline schemes, Chen's fast DCT algorithms, etc.) for reduction of P_. The last part of the paper focuses on reduction of P_. Reducing both P_, and P_ requires that both throughputs and active chip areas be either maintained or improved.
キーワード(和)	CMOS / LSI / 動作時消費電力 / 待機時消費電力 / 貫通電流 / リーク電流 / スループット / 電圧レベル変換回路
キーワード(英)	CMOS / LSI / active power dissipation / stand-by power dissipation / short circuit current / leakage current / Self-controllable Voltage Level (SVL) Circuit
資料番号	ICD2004-16
発行日

研究会情報
研究会	ICD
開催期間	2004/5/13(から1日開催)
開催地（和）
開催地（英）
テーマ（和）
テーマ（英）
委員長氏名（和）
委員長氏名（英）
副委員長氏名（和）
副委員長氏名（英）
幹事氏名（和）
幹事氏名（英）
幹事補佐氏名（和）
幹事補佐氏名（英）

講演論文情報詳細
申込み研究会	Integrated Circuits and Devices (ICD)
本文の言語	JPN
タイトル（和）	サブ100-nmディジタルLSIの低消費電力技術(VLSI一般 : ISSCC2004特集)
サブタイトル（和）
タイトル（英）	[Invited Paper]Low Power Techniques for Sub-100-nm CMOS LSIs
サブタイトル（和）
キーワード(1)（和/英）	CMOS / CMOS
キーワード(2)（和/英）	LSI / LSI
キーワード(3)（和/英）	動作時消費電力 / active power dissipation
キーワード(4)（和/英）	待機時消費電力 / stand-by power dissipation
キーワード(5)（和/英）	貫通電流 / short circuit current
キーワード(6)（和/英）	リーク電流 / leakage current
キーワード(7)（和/英）	スループット / Self-controllable Voltage Level (SVL) Circuit
キーワード(8)（和/英）	電圧レベル変換回路
第 1 著者 氏名（和/英）	榎本 忠儀 / Tadayoshi Enomoto
第 1 著者 所属（和/英）	中央大学大学院理工学研究科情報工学専攻 Graduate School of Science and Engineering, Chuo University
発表年月日	2004/5/13
資料番号	ICD2004-16
巻番号（vol）	vol.104
号番号（no）	66
ページ範囲	pp.-
ページ数	6
発行日