講演名 2004/5/13
高集積・低電力を実現した90nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI一般 : ISSCC2004特集)
新居 浩二, 塚本 康正, 吉澤 知晃, 今岡 進, 牧野 博之,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 90nmテクノロジを用いた高密度デュアルポートSRAMを開発した。メモリセルサイズは2.04um^2で、既発表の中では世界最小サイズを実現した。また、メモリセルアレイのGND線電位を列方向に動的に制御する方式を提案し、待機時電流を約1/10と1桁低減した。さらに、単位周波数あたりの動作電力も約1/3に低減できる。
抄録(英) We investigated a high-density dual-port SRAM (DP-SRAM) in 90 nm CMOS technology. The proposed DP-SRAM has 2.04 um^2 cell size, which is the smallest ever reported. In addition, we propose Dynamically-controlled Column Bias Scheme, which reduces the active power by 64% and the stand-by current by 93%.
キーワード(和) SRAM / 低消費電力 / デュアルポート / 2ポート / スタンバイ / SOC
キーワード(英) SRAM / Low power / Dual-Port / Two-Port / Stand-by / SoC
資料番号 ICD2004-13
発行日

研究会情報
研究会 ICD
開催期間 2004/5/13(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) 高集積・低電力を実現した90nmテクノロジのSoC向けデュアルポートSRAMの開発(VLSI一般 : ISSCC2004特集)
サブタイトル(和)
タイトル(英) A 90 nm Dual-Port SRAM with 2.04um^2 8T-Thin Cell using Dynamically-controlled Column Bias Scheme
サブタイトル(和)
キーワード(1)(和/英) SRAM / SRAM
キーワード(2)(和/英) 低消費電力 / Low power
キーワード(3)(和/英) デュアルポート / Dual-Port
キーワード(4)(和/英) 2ポート / Two-Port
キーワード(5)(和/英) スタンバイ / Stand-by
キーワード(6)(和/英) SOC / SoC
第 1 著者 氏名(和/英) 新居 浩二 / Koji Nii
第 1 著者 所属(和/英) ルネサステクノロジ
Renesas Technology Corp.
第 2 著者 氏名(和/英) 塚本 康正 / Yasumasa Tsukamoto
第 2 著者 所属(和/英) ルネサステクノロジ
Renesas Technology Corp.
第 3 著者 氏名(和/英) 吉澤 知晃 / Tomoaki Yoshizawa
第 3 著者 所属(和/英) ルネサステクノロジ
Renesas Technology Corp.
第 4 著者 氏名(和/英) 今岡 進 / Susumu Imaoka
第 4 著者 所属(和/英) ルネサスデバイスデザイン
Renesas Device Design Corp.
第 5 著者 氏名(和/英) 牧野 博之 / Hiroshi Makino
第 5 著者 所属(和/英) ルネサステクノロジ
Renesas Technology Corp.
発表年月日 2004/5/13
資料番号 ICD2004-13
巻番号(vol) vol.104
号番号(no) 66
ページ範囲 pp.-
ページ数 6
発行日