講演名 2004/9/3
高速ウェル制御回路のダイナミック電源・ウェルノイズの測定および解析方法(ディジタル・情報家電,放送用,ゲーム機器用システムLSI及び一般)
島崎 健二, 永田 真, 奥本 健, 平野 将三, 辻川 洋行,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 高機能LSIでは微細プロセスにおける高速化と低電力化を両立させるため、電源と基板端子を独立した電源配線で制御するようになってきている。このような設計では、オンチップ上のインピーダンスが複雑に絡み合い、特殊なIR-DROPを引き起こしていると考えられる。本稿では、このような状況を解明するため、基板制御をターゲットとした最大400MHz動作のプロセッサ製品用高速レジスタファイルコアにオンチップでノイズを測定するノイズデテクタを搭載し、電源-グラウンド-ウェル-基板の組み合わさったダイナミックなノイズ状況を初めて実測するとともに、その中での特殊な状況について原理を解明し、新たな電源設計手法について提言する。
抄録(英) Dynamic noises on power-supply as well as multiple wells necessary for body-biased circuits show frequency components strongly characterized by the interaction of circuit operation and AC transfer of biasing networks. Measurements with the resolution of 100-ps and 100-uV for a few 100-ns and 1-V ranges on multiple points in a product register file are performed at various operating frequencies up to 400 MHz and show the noises clearly emphasized in frequency domain by the interaction. A proposed analysis flow recruiting a fast SPICE simulator and parasitic extractors can predict the dynamic noises due to combined power supply, ground, well, and substrate interactions, and provide robustness to the design of body-bias control circuitry.
キーワード(和) 基板雑音 / 電源雑音 / グラウンド雑音 / 雑音検出回路 / ダイナミックIRドロップ
キーワード(英) Substrate noise / Power-supply noise / Ground Noise / Noise detector / Dynamic IR drop
資料番号 ICD2004-103
発行日

研究会情報
研究会 ICD
開催期間 2004/9/3(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) 高速ウェル制御回路のダイナミック電源・ウェルノイズの測定および解析方法(ディジタル・情報家電,放送用,ゲーム機器用システムLSI及び一般)
サブタイトル(和)
タイトル(英) Dynamic Power-Supply and Well Noise Measurement and Analysis for High Frequency Body-Biased Circuits
サブタイトル(和)
キーワード(1)(和/英) 基板雑音 / Substrate noise
キーワード(2)(和/英) 電源雑音 / Power-supply noise
キーワード(3)(和/英) グラウンド雑音 / Ground Noise
キーワード(4)(和/英) 雑音検出回路 / Noise detector
キーワード(5)(和/英) ダイナミックIRドロップ / Dynamic IR drop
第 1 著者 氏名(和/英) 島崎 健二 / Kenji SHIMAZAKI
第 1 著者 所属(和/英) 松下電器産業(株)半導体社
Semiconductor Company, Matsushita Electric Industrial Co., Ltd.
第 2 著者 氏名(和/英) 永田 真 / Makoto NAGATA
第 2 著者 所属(和/英) 神戸大学工学部
Department of Computer and Systems Engineering, Kobe University
第 3 著者 氏名(和/英) 奥本 健 / Takeshi OKUMOTO
第 3 著者 所属(和/英) 松下電器産業(株)半導体社
Semiconductor Company, Matsushita Electric Industrial Co., Ltd.
第 4 著者 氏名(和/英) 平野 将三 / Shozo HIRANO
第 4 著者 所属(和/英) 松下電器産業(株)半導体社
Semiconductor Company, Matsushita Electric Industrial Co., Ltd.
第 5 著者 氏名(和/英) 辻川 洋行 / Hiroyuki TSUJIKAWA
第 5 著者 所属(和/英) 松下電器産業(株)半導体社
Semiconductor Company, Matsushita Electric Industrial Co., Ltd.
発表年月日 2004/9/3
資料番号 ICD2004-103
巻番号(vol) vol.104
号番号(no) 288
ページ範囲 pp.-
ページ数 6
発行日