講演名 2004/9/3
複数電源電圧を用いた低消費電カフィールドプログラマブルVLSI(ディジタル・情報家電,放送用,ゲーム機器用システムLSI及び一般)
, 張山 昌論, 亀山 充隆,
PDFダウンロードページ PDFダウンロードページへ
抄録(和)
抄録(英) This paper proposes a low-power field-programmable VLSI processor (FPVLSI) to overcome the problem of large power consumption in field-programmable gate arrays (FPGAs). Large power consumption in FPGAs is mainly caused by complex routing networks. To reduce the complexity of routing networks, an area-efficient bit-serial pipeline architecture is introduced in the FPVLSI. A fine-grain supply-voltage-control scheme is proposed where a supply voltage of each logic block is programmable. To realize the scheme in an area-efficient way, a level-converter-less logic block using dynamic circuits is presented. The FPVLSI is evaluated based on a 0.18-^m CMOS design rule. The power consumption of the FPVLSI is reduced to 40% compared to that of the FPGA.
キーワード(和)
キーワード(英) reconfigurable processor / bit-serial architecture / multiple-supplv-voltage scheme
資料番号 ICD2004-100
発行日

研究会情報
研究会 ICD
開催期間 2004/9/3(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 ENG
タイトル(和) 複数電源電圧を用いた低消費電カフィールドプログラマブルVLSI(ディジタル・情報家電,放送用,ゲーム機器用システムLSI及び一般)
サブタイトル(和)
タイトル(英) Low-Power Field-Programmable VLSI Using Multiple Supply Voltages
サブタイトル(和)
キーワード(1)(和/英) / reconfigurable processor
第 1 著者 氏名(和/英) / Weisheng CHONG
第 1 著者 所属(和/英) 東北大学大学院情報科学研究科
Graduate School of Information Sciences, Tohoku University
第 2 著者 氏名(和/英) 張山 昌論 / Masanori HARIYAMA
第 2 著者 所属(和/英) 東北大学大学院情報科学研究科
Graduate School of Information Sciences, Tohoku University
第 3 著者 氏名(和/英) 亀山 充隆 / Michitaka KAMEYAMA
第 3 著者 所属(和/英) 東北大学大学院情報科学研究科
Graduate School of Information Sciences, Tohoku University
発表年月日 2004/9/3
資料番号 ICD2004-100
巻番号(vol) vol.104
号番号(no) 288
ページ範囲 pp.-
ページ数 6
発行日