| 講演名 | 2003/5/22 A 9μW 50MHz 32b Adder Using a Self-Adjusted Forward Body Bias in SoCs(VSLI一般(ISSCC'03関連特集)) 石橋 孝一郎, 山下 高廣, 有馬 幸生, 峯松 勲, 藤本 徹哉, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | MOSトランジスタのドレイン、ソースのダイオードに流れる電流を一定に保つことにより、順方向基板バイアスを自動的に限界まで上げられる自動調整順方向基板バイアス技術を開発した。この技術を用いて、0.13ミクロンルールのCMOS技術による32ビットの加算回路を試作し50MHz動作時の消費電力9μW、動作エネルギーは従来技術の約1/30を達成した。また、LSIの中で実際に動作している回路ブロックのみに順方向基板バイアス電圧をかけて高速化し、休止中の回路ブロックには基板バイアスをかけずにリーク電流を低減するゲーティドボディ方式を提案した。この方式を用いて、MPEG2 CODEC LSIの電力を1/5にできることを示す。 |
| 抄録(英) | We have proposed Self-Adjusted Forward Body Bias (SAFBB) technique, in that the current flowing through pn junction in transistors is limited to make forward body bias maximum. A 32bit adder was fabricated using 0.13um CMOS technology. It consumes 9uW at 50MHz which corresponds 1/30 energy of conventional ones. We have also proposed a gated body technique. The forward bias is applied at operation mode to speed up circuits, and cut off at standby mode to decrease leakage currents. A estimated power of LSIs for mPEG2 encoder could be decreased to 1/5 of conventional method. |
| キーワード(和) | 基板バイアス / 順方向 |
| キーワード(英) | Substrate bias / Body bias / Forward Bias |
| 資料番号 | ICD2003-36 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2003/5/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | A 9μW 50MHz 32b Adder Using a Self-Adjusted Forward Body Bias in SoCs(VSLI一般(ISSCC'03関連特集)) |
| サブタイトル（和） | |
| タイトル（英） | A 9μW 50MHz 32b Adder Using a Self-Adjusted Forward Body Bias in SoCs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 基板バイアス / Substrate bias |
| キーワード(2)（和/英） | 順方向 / Body bias |
| 第 1 著者 氏名（和/英） | 石橋 孝一郎 / Koichiro Ishibashi |
| 第 1 著者 所属（和/英） | (株)半導体理工学研究センター設計技術開発部 Semiconductor Academic Research Center (STARC) |
| 第 2 著者 氏名（和/英） | 山下 高廣 / Takahiro Yamashita |
| 第 2 著者 所属（和/英） | (株)半導体理工学研究センター設計技術開発部 Semiconductor Academic Research Center (STARC) |
| 第 3 著者 氏名（和/英） | 有馬 幸生 / Yukio Arima |
| 第 3 著者 所属（和/英） | (株)半導体理工学研究センター設計技術開発部 Semiconductor Academic Research Center (STARC) |
| 第 4 著者 氏名（和/英） | 峯松 勲 / Isamu Minematsu |
| 第 4 著者 所属（和/英） | (株)半導体理工学研究センター設計技術開発部 Semiconductor Academic Research Center (STARC) |
| 第 5 著者 氏名（和/英） | 藤本 徹哉 / Tetsuya Fujimoto |
| 第 5 著者 所属（和/英） | (株)半導体理工学研究センター設計技術開発部 Semiconductor Academic Research Center (STARC) |
| 発表年月日 | 2003/5/22 |
| 資料番号 | ICD2003-36 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 89 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |