| 講演名 | 2003/5/21 Large Signal Sensing Schemeによる8Mbit SRAMマクロ(VSLI一般(ISSCC'03関連特集)) 芦澤 哲夫, 横関 亘, 三谷 純一, 河野 通有, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 0.11μmCMOSトランジスタを用いて、アクセスタイム2.76ns、サイクルタイム3.00nsの8Mbit SRAMマクロを開発した。アクセス高速化および動作の安定化のためにLarge signal sensing schemeを用いた。また本方式は従来の方式よりもメモリセルのノイズマージンが大きい事を利用して、セル面積を増加させる事なくメモリセルを高速化した。本マクロはコンパイラによってローカルビットラインにつながるメモリセルの個数を自由に設定する事が出来るようになっており、使用するプロセスの種類によって最適な構成を選択する事が可能になっている。その結果、従来の手法に比較して約33%の高速化を実現した。 |
| 抄録(英) | We developed an 8 Mbit SRAM macro with an access time of 2.76 ns that uses 0.11 μm CMOS technology. The large signal sensing scheme was used to increase access speed and stabilize operation. Since this scheme has a larger cell noise margin than conventional schemes, we were able to increase memory cell speed without increasing the cell area. A configuration of this macro can be changed by the compiler. We optimized the configuration for its capacity and the type of process to be used. In addition, we improved a conventional large signal sensing scheme. As a result, the improvement in speed was 33% over the conventional small signal sensing schemes. |
| キーワード(和) | 0.11μm CMOS / SRAM / Large Signal Sensing Scheme / ノイズマージン |
| キーワード(英) | 0.11μm CMOS / SRAM / Large Signal Sensing Scheme / noise margin |
| 資料番号 | ICD2003-25 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2003/5/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Large Signal Sensing Schemeによる8Mbit SRAMマクロ(VSLI一般(ISSCC'03関連特集)) |
| サブタイトル（和） | |
| タイトル（英） | 8Mbit Compiled SRAM Macro with Large Signal Sensing Scheme |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 0.11μm CMOS / 0.11μm CMOS |
| キーワード(2)（和/英） | SRAM / SRAM |
| キーワード(3)（和/英） | Large Signal Sensing Scheme / Large Signal Sensing Scheme |
| キーワード(4)（和/英） | ノイズマージン / noise margin |
| 第 1 著者 氏名（和/英） | 芦澤 哲夫 / Tetsuo ASHIZAWA |
| 第 1 著者 所属（和/英） | 富士通株式会社次世代LSI開発事業部 Advanced CMOS Technology Dept., Fujitsu Ltd. |
| 第 2 著者 氏名（和/英） | 横関 亘 / Wataru YOKOZEKI |
| 第 2 著者 所属（和/英） | 富士通株式会社FRAM事業部 FRAM Dept., Fujitsu Ltd. |
| 第 3 著者 氏名（和/英） | 三谷 純一 / Junichi MITANI |
| 第 3 著者 所属（和/英） | 富士通株式会社デバイス技術統括部 Technology Development Div., Fujitsu Ltd. |
| 第 4 著者 氏名（和/英） | 河野 通有 / Michiari KAWANO |
| 第 4 著者 所属（和/英） | 富士通株式会社デバイス技術統括部 Technology Development Div., Fujitsu Ltd. |
| 発表年月日 | 2003/5/21 |
| 資料番号 | ICD2003-25 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 88 |
| ページ範囲 | pp.- |
| ページ数 | 4 |
| 発行日 | |