講演名 2003/5/21
16.7fA/cell Tunnel-Leakage-Suppressed 16Mb SRAM for Handling Cosmic-Ray-Induced Multi-Errors(VSLI一般(ISSCC'03関連特集))
長田 健一, 斉藤 良和, 石橋 孝一郎,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) プロセスの微細化に伴いトンネルリーク電流がMOSトランジスタのリーク電流の主成分の1つとなっている.このトンネルリーク電流を低減するために電解緩和方式を提案した.また,宇宙線中性子によるマルチエラーが地上でも問題となっており,このマルチエラーを訂正することが可能な交互エラー訂正方式を提案した.この技術を使って16MビットSRAMを0.13μmCMOSプロセスにより試作し,セル電流16.7fA@25℃,101.7fA@90℃を実現した.またソフトエラー率(SER)を99.5%低減することに成功した.
抄録(英) Tunnel leakage currents become the dominant from of leakage as MOS technology advances. An electric-field-relaxation scheme that suppresses these currents is described. Cosmic-ray-induced multi-errors have now become a serious problem at sea level. An alternate error checking and correction architecture for the handling of such errors is also described, along with the application of both schemes in an ultra-low-power 16-Mbit SRAM. A test chip fabricated by usign 0.13-μm CMOS technology showed. per-cell standby-current values of 16.7fA at 25℃ and 101.7fA at 90℃. The chip provided a 99.5% reduction in soft errors under accelerated neutron-exposure testing..
キーワード(和) SRAM / 低スタンバイ電流 / ゲートトンネル電流 / 宇宙線ソフトエラー / エラー訂正回路
キーワード(英) SRAM / low standby current / gate tunnel leakage / cosmic ray / ECC
資料番号 ICD2003-24
発行日

研究会情報
研究会 ICD
開催期間 2003/5/21(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) 16.7fA/cell Tunnel-Leakage-Suppressed 16Mb SRAM for Handling Cosmic-Ray-Induced Multi-Errors(VSLI一般(ISSCC'03関連特集))
サブタイトル(和)
タイトル(英) 16.7fA/cell Tunnel-Leakage-Suppressed 16Mb SRAM for Handling Cosmic-Ray-Induced Multi-Errors
サブタイトル(和)
キーワード(1)(和/英) SRAM / SRAM
キーワード(2)(和/英) 低スタンバイ電流 / low standby current
キーワード(3)(和/英) ゲートトンネル電流 / gate tunnel leakage
キーワード(4)(和/英) 宇宙線ソフトエラー / cosmic ray
キーワード(5)(和/英) エラー訂正回路 / ECC
第 1 著者 氏名(和/英) 長田 健一 / Kenichi OSADA
第 1 著者 所属(和/英) 株式会社日立製作所中央研究所
Central Research Laboratory, Hitachi, Ltd.
第 2 著者 氏名(和/英) 斉藤 良和 / Yoshikazu SAITOH
第 2 著者 所属(和/英) 株式会社日立製作所半導体事業部
Semiconductor & Integrated Circuits, Hitachi, Ltd.
第 3 著者 氏名(和/英) 石橋 孝一郎 / Koichiro ISHIBASHI
第 3 著者 所属(和/英) 株式会社日立製作所中央研究所
Central Research Laboratory, Hitachi, Ltd.
発表年月日 2003/5/21
資料番号 ICD2003-24
巻番号(vol) vol.103
号番号(no) 88
ページ範囲 pp.-
ページ数 6
発行日