| 講演名 | 2003/5/21 動的再構成LSI向け省回路構成情報量細粒度プログラマブル論理素子に関する研究 : フレキシブルプロセッサ用プログラマブル論理素子(VSLI一般(ISSCC'03関連特集)) 宮本 直人, カルナン レオ, 小谷 光司, 大見 忠弘, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 瞬時に最適機能に再構成可能なハードウェアアーキテクチャは,多品種少量システムLSI時代の新しいコンピューティングパラダイムである.我々は,その機能を実現するフレキシブルプロセッサの開発を行っている.フレキシブルプロセッサは信号処理と同時に次の回路構成情報をダウンロードすることを特徴とする.従来のルックアップテーブル(LUT)ベースのFPGAでは莫大な回路構成情報が必要なため,実時間での回路構成情報のダウンロードは困難である.そこでフレキシブルプロセッサ用に,回路構成情報量をLUTの7分の1まで低減するプログラマブル論理素子を開発した. |
| 抄録(英) | Dynamically customizable and reconfigurable hardware architecture for a specific task on demand is one of the most important issues to bring out a novel-computing paradigm in the era of system LSIs. Our target is to realize a flexible processor which is a kind of dynamically reconfigurable processor and is able to execute signal processing while reading the next configuration data (CD) simultaneously. In order to realize the flexible processor, since the amount of CD is enormous in conventional FPGAs, it is necessary to reduce the amount of CD as much as possible. In this report, we propose a newly developed programmable logic module that can reduce the amount of CD to no less than 86% of that for the conventional Look Up Table (LUT)-based programmable logic module. |
| キーワード(和) | 動的再構成プロセッサ / フレキシブルプロセッサ / 回路構成情報量 / 細粒度 / プログラマブル論理 |
| キーワード(英) | Dynamically Reconfigurable Processor / Flexible Processor / Configuration Data Amount / Fine-Grained / Programmable Logic Module |
| 資料番号 | ICD2003-21 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2003/5/21(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 動的再構成LSI向け省回路構成情報量細粒度プログラマブル論理素子に関する研究 : フレキシブルプロセッサ用プログラマブル論理素子(VSLI一般(ISSCC'03関連特集)) |
| サブタイトル（和） | |
| タイトル（英） | A Study of a Fine-Grained and Small Configuration Data Amount Programmable Logic Module For Dynamically Reconfigurable Processors : Programmable Logic Element for the Flexible Proessor |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 動的再構成プロセッサ / Dynamically Reconfigurable Processor |
| キーワード(2)（和/英） | フレキシブルプロセッサ / Flexible Processor |
| キーワード(3)（和/英） | 回路構成情報量 / Configuration Data Amount |
| キーワード(4)（和/英） | 細粒度 / Fine-Grained |
| キーワード(5)（和/英） | プログラマブル論理 / Programmable Logic Module |
| 第 1 著者 氏名（和/英） | 宮本 直人 / Naoto MIYAMOTO |
| 第 1 著者 所属（和/英） | 東北大学大学院工学研究科 Graduate School of Engineering, Tohoku University |
| 第 2 著者 氏名（和/英） | カルナン レオ / Leo KARNAN |
| 第 2 著者 所属（和/英） | 東北大学大学院工学研究科 Graduate School of Engineering, Tohoku University |
| 第 3 著者 氏名（和/英） | 小谷 光司 / Koji KOTANI |
| 第 3 著者 所属（和/英） | 東北大学大学院工学研究科 Graduate School of Engineering, Tohoku University |
| 第 4 著者 氏名（和/英） | 大見 忠弘 / Tadahiro OHMI |
| 第 4 著者 所属（和/英） | 東北大学未来科学技術共同研究センター New Industry Creation Hatchery Center (NICHe) |
| 発表年月日 | 2003/5/21 |
| 資料番号 | ICD2003-21 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 88 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |