| 講演名 | 2003/12/12 タイミング自己調整回路を用いた低消費電カデュアルポートSRAMの開発(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ)) 吉澤 知晃, 新居 浩二, 塚本 康正, 今岡 進, 柴山 晃徳, 鈴木 利一, 山上 由展, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿ではセンスアンプタイミング自己調整回路を適用した低消費電カデュアルポートSRAMについて紹介する。2Read/Write 型デュアルポートSRAMの読み出し動作において、ビット線電位の変化速度はポートアクセスの状態によって異なるが、従来センスアンプタイミングは単一設定であった。しかしレプリカ回路方式に基づく本提案回路を用いる事によってそれぞれの状態に応じた適切なセンスアンプタイミングが生成可能になった。また余剰なビット線振幅を抑えることが可能になり、ビット線充放電電流の約20%軽減が達成可能となった。 |
| 抄録(英) | To reduce the power consumption of the dual port SRAM (DP-RAM) which has two readout paths with different bit line discharge speeds, we propose a new scheme for generating an appropriate sense-enable (SE) signal by using replica circuits. By modifying the SE timing so as to correspond to each bit line discharge speed, we can reduce power consumption by about 20% compared to the conventional replica scheme. |
| キーワード(和) | デュアルポートSRAM / 低消費電力 / レプリカ回路 / ダミーメモリセル / センスタイミング最適化 |
| キーワード(英) | dual-port SRAM / low power consumption / replica circuit / dummy memory cell / optimization of sense enable signal |
| 資料番号 | ICD2003-196(2003-12) |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2003/12/12(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | タイミング自己調整回路を用いた低消費電カデュアルポートSRAMの開発(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ)) |
| サブタイトル（和） | |
| タイトル（英） | Realization of Low-Power Dual-Port SRAM in 90 nm CMOS Technology with Self-Adjustable Sense-enable Generator Using Replica Circuit |
| サブタイトル（和） | |
| キーワード(1)（和/英） | デュアルポートSRAM / dual-port SRAM |
| キーワード(2)（和/英） | 低消費電力 / low power consumption |
| キーワード(3)（和/英） | レプリカ回路 / replica circuit |
| キーワード(4)（和/英） | ダミーメモリセル / dummy memory cell |
| キーワード(5)（和/英） | センスタイミング最適化 / optimization of sense enable signal |
| 第 1 著者 氏名（和/英） | 吉澤 知晃 / Tomoaki YOSHIZAWA |
| 第 1 著者 所属（和/英） | (株)ルネサステクノロジ Renesas Technology Corporation |
| 第 2 著者 氏名（和/英） | 新居 浩二 / JOUHO Koji NII |
| 第 2 著者 所属（和/英） | (株)ルネサステクノロジ Renesas Technology Corporation |
| 第 3 著者 氏名（和/英） | 塚本 康正 / Yasumasa TSUKAMOTO |
| 第 3 著者 所属（和/英） | (株)ルネサステクノロジ Renesas Technology Corporation |
| 第 4 著者 氏名（和/英） | 今岡 進 / Susumu IMAOKA |
| 第 4 著者 所属（和/英） | (株)ルネサスデバイスデザイン Renesas Device Design Corporation |
| 第 5 著者 氏名（和/英） | 柴山 晃徳 / Akinori SHIBAYAMA |
| 第 5 著者 所属（和/英） | 松下電器産業株式会社 Matsushita Electric Industrial Corporation |
| 第 6 著者 氏名（和/英） | 鈴木 利一 / Toshikazu SUZUKI |
| 第 6 著者 所属（和/英） | 松下電器産業株式会社 Matsushita Electric Industrial Corporation |
| 第 7 著者 氏名（和/英） | 山上 由展 / Yoshinobu YAMAGAMI |
| 第 7 著者 所属（和/英） | 松下電器産業株式会社 Matsushita Electric Industrial Corporation |
| 発表年月日 | 2003/12/12 |
| 資料番号 | ICD2003-196(2003-12) |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 510 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |