| 講演名 | 2003/12/12 1GHz級動作サブ0.5V差動型ED-CMOS/SOI回路技術(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ)) 道関 隆国, 島村 俊重, 柴田 信太郎, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 電源電圧が0.5V以下の極低電圧下で動作速度が1GHzを超える極低電圧・超高速回路構成として、差動型のED-CMOS/SOI回路を提案する。信号のクリティカルパスとなる回路ブロックをED-MOS/SOI回路で構成し、非クリティカルパスとなる回路ブロックをCMOS/SOI回路で構成することにより、高速動作と低電力動作を同時に実現する。ED-CMOS/SOI回路を1/8分周器、および、32-bit加算器に適用した適用例を示す。分周器では、高速動作が要求される初段の分周器をED-CMOS/SOI回路で構成し、次段以降の分周器を零しきい値電圧型のCMOS/SOI回路で構成したED-CMOS分周期構成を、また、加算器では、多段のED-MOS論理ゲートをCMOSレジスタで分割したパイプライン型ED-CMOS加算器構成を述べる。最後に、ED-CMOS/SOI回路の有用性を示すために各LSIを0.25-μm MTCMOS/SOIプロセスで試作した場合、1/8分周器は、0.3 V電源で3.6 GHzの動作速度が、また、32-bit BLC加算器では、0.5V電源で1GHzの動作速度が得られることを示す。 |
| 抄録(英) | A differential ED-CMOS/SOI circuit can achieve high-speed operation of over 1 GHz at a supply voltage of less than 0.5 V. Combining an ED-MOS/SOI circuit block for critical paths and an multi-Vth CMOS/SOI circuit block for noncritical paths makes ultrahigh-speed and low-power operation possible. Applications of the ED-CMOS/SOI circuit to a frequency divider and an adder are described in detail. We propose an ED-CMOS frequency divider scheme that consists of a first-stage ED-MOS divider and a second-stage zero-Vth CMOS divider, and a pipelined ED-CMOS adder scheme in which multi-stage ED-MOS logic gates are divided by a CMOS pipeline register. To verify the effectiveness of the ED-CMOS/SOI circuit scheme, we demonstrate a frequency divider with an operating frequency of 3.6 GHz at 0.3 V and the 32-bit adder with an operating frequency of 2 GHz at 0.5 V, both of which were fabricated using the 0.25-μm MTCMOS/SOI process. |
| キーワード(和) | 極低電圧 / 高速 / ED-CMOS / 完全空乏型SOI / 零しきい値CMOS / MTCMOS/SOI |
| キーワード(英) | Ultralow-voltage / High-speed, / ED-CMOS / Fully-depleted SOI / Zero-Vth CMOS / MTCMOS/SOI |
| 資料番号 | ICD2003-195(2003-12) |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2003/12/12(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 1GHz級動作サブ0.5V差動型ED-CMOS/SOI回路技術(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ)) |
| サブタイトル（和） | |
| タイトル（英） | A Sub-0.5 V Differential ED-CMOS/SOI Circuit for Over-1-GHz Operation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 極低電圧 / Ultralow-voltage |
| キーワード(2)（和/英） | 高速 / High-speed, |
| キーワード(3)（和/英） | ED-CMOS / ED-CMOS |
| キーワード(4)（和/英） | 完全空乏型SOI / Fully-depleted SOI |
| キーワード(5)（和/英） | 零しきい値CMOS / Zero-Vth CMOS |
| キーワード(6)（和/英） | MTCMOS/SOI / MTCMOS/SOI |
| 第 1 著者 氏名（和/英） | 道関 隆国 / Takakuni DOUSEKI |
| 第 1 著者 所属（和/英） | NTTマイクロシステムインテグレーション研究所 NTT Microsystem Integration Labs, NTT Corporation |
| 第 2 著者 氏名（和/英） | 島村 俊重 / Toshishige Shimamura |
| 第 2 著者 所属（和/英） | NTTマイクロシステムインテグレーション研究所 NTT Microsystem Integration Labs, NTT Corporation |
| 第 3 著者 氏名（和/英） | 柴田 信太郎 / Nobutaro SHIBATA |
| 第 3 著者 所属（和/英） | NTTマイクロシステムインテグレーション研究所 NTT Microsystem Integration Labs, NTT Corporation |
| 発表年月日 | 2003/12/12 |
| 資料番号 | ICD2003-195(2003-12) |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 510 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |