| 講演名 | 2003/12/12 [特別招待論文]物理設計完全性を目指した配線方式(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ)) 黒川 敦, 小野 信任, 鹿毛 哲郎, 井上 靖秋, 増田 弘生, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 近年のディープサブミクロン設計において,シグナル・インテグリティは設計収束の上で非常に重要となっている.本稿では,はじめにシグナル・インテグリティの課題と対策の現状について述べ,次にロバストな物理設計完全性を目指した配線アーキテクチャを提案する.電源線,グラウンド線による従来のシールディング効果に加えて,新たに配線によるデカップリング容量を実現することが可能となり,さらに均一で稠密な配線密度を保証することで,配線の製造ばらつきを削減する. |
| 抄録(英) | In recent deep submicron LSI designs, the signal integrity is extremely important for such designs in a short time. In this paper, we describe the issues and the avoidance for the signal integrity problems, and then propose a new dense power-ground interconnect architecture that realizes more robust physical design integrity. This provides not only the general shielding effect but also explicit decoupling capacitances by means of the power and ground lines. By using this architecture, uniform and high density wiring can be also guaranteed, so that manufacturing fluctuation in interconnect is reduced. |
| キーワード(和) | シグナル・インテグリティ / 配線アーキテクチャ / クロストーク / デカップリング容量 |
| キーワード(英) | Signal Integrity / Interconnect Architecture / Crosstalk / Decoupling Capacitance |
| 資料番号 | ICD2003-193(2003-12) |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2003/12/12(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | [特別招待論文]物理設計完全性を目指した配線方式(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ)) |
| サブタイトル（和） | |
| タイトル（英） | New Interconnect Architecture for Physical Design Integrity |
| サブタイトル（和） | |
| キーワード(1)（和/英） | シグナル・インテグリティ / Signal Integrity |
| キーワード(2)（和/英） | 配線アーキテクチャ / Interconnect Architecture |
| キーワード(3)（和/英） | クロストーク / Crosstalk |
| キーワード(4)（和/英） | デカップリング容量 / Decoupling Capacitance |
| 第 1 著者 氏名（和/英） | 黒川 敦 / Atsushi KUROKAWA |
| 第 1 著者 所属（和/英） | (株)半導体理工学研究センター:早稲田大学 Semiconductor Technology Academic Research Center:Waseda University |
| 第 2 著者 氏名（和/英） | 小野 信任 / Nobuto ONO |
| 第 2 著者 所属（和/英） | エスアイアイ・イーディーエー・テクノロジ(株) IIEDA Technologies |
| 第 3 著者 氏名（和/英） | 鹿毛 哲郎 / Tetsuro KAGE |
| 第 3 著者 所属（和/英） | (株)半導体理工学研究センター Semiconductor Technology Academic Research Center |
| 第 4 著者 氏名（和/英） | 井上 靖秋 / Yasuaki INOUE |
| 第 4 著者 所属（和/英） | 早稲田大学 Waseda University |
| 第 5 著者 氏名（和/英） | 増田 弘生 / Hiroo MASUDA |
| 第 5 著者 所属（和/英） | (株)半導体理工学研究センター Semiconductor Technology Academic Research Center |
| 発表年月日 | 2003/12/12 |
| 資料番号 | ICD2003-193(2003-12) |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 510 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |