講演名 2003/11/21
順序回路方式LUTカスケードにおけるメモリパッキングについて(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
草野 将樹, 笹尾 勤, 松浦 宗寛, 井口 幸洋,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 順序回路方式LUTカスケードで,各セルの入力数を可変にした場合,各セルのデータを最小のメモリに格納する問題は,ビンパッキング問題と類似の問題となる.本稿では,この問題をダイナミック・プログラミングを用いて解く.本手法を用いて,LUTカスケードの段数を増加させることなく,メモリ量をもとの大きさの40%まで削減できた.
抄録(英) A sequential look-up table (LUT) cascade consists of memory and a control circuit, and simulates a combinational LUT cascade. In a sequential cascade, we assume that the number of inputs of each cell can be different. In this case, we can minimize the number of levels and total amount of memory for cascade by using dynamic programming. By using this technique, we could reduce the amount of memory into 40% of original size.
キーワード(和) BDD / LUTカスケード / メモリ・パッキング
キーワード(英) BDD / LUT cascade / memory packing
資料番号 ICD2003-179
発行日

研究会情報
研究会 ICD
開催期間 2003/11/21(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) 順序回路方式LUTカスケードにおけるメモリパッキングについて(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
サブタイトル(和)
タイトル(英) Memory Packing Method in Sequential Look-Up Table Cascades
サブタイトル(和)
キーワード(1)(和/英) BDD / BDD
キーワード(2)(和/英) LUTカスケード / LUT cascade
キーワード(3)(和/英) メモリ・パッキング / memory packing
第 1 著者 氏名(和/英) 草野 将樹 / Masaki KUSANO
第 1 著者 所属(和/英) 九州工業大学情報工学部電子情報工学科
Department of Computer Science and Electronics, Kyushu Institute of Technology
第 2 著者 氏名(和/英) 笹尾 勤 / Tsutomu SASAO
第 2 著者 所属(和/英) 九州工業大学情報工学部電子情報工学科
Department of Computer Science and Electronics, Kyushu Institute of Technology
第 3 著者 氏名(和/英) 松浦 宗寛 / Munehiro MATSUURA
第 3 著者 所属(和/英) 九州工業大学情報工学部電子情報工学科
Department of Computer Science and Electronics, Kyushu Institute of Technology
第 4 著者 氏名(和/英) 井口 幸洋 / Yukihiro IGUCHI
第 4 著者 所属(和/英) 明治大学理工学部情報科学科
Department of Computer Science, Meiji University
発表年月日 2003/11/21
資料番号 ICD2003-179
巻番号(vol) vol.103
号番号(no) 478
ページ範囲 pp.-
ページ数 6
発行日