| 講演名 | 2003/8/15 65nmノード世代に向けたHigh-kゲート絶縁膜(HfSiON)のCMOSFET設計(VLSI回路, デバイス技術(高速, 低電圧, 低電力)) 渡辺 健, 高柳 万里子, 飯島 良介, 石丸 一成, 綱島 祥隆, 石内 秀美, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | ゲート絶縁膜にHfSiONを適用したsub-100nm CMOSFETを試作し、高い駆動電流を得るためのHf濃度の指針を示した。微細なMOSFETであるはどSiO_2に比べて駆動電流が劣化するが、Hf濃度を低くすることで高い駆動電流が得られる。しかし、ゲートリーク電流を低減するにはHf濃度を高くする必要があるため'許容されるゲートリーク電流の範囲でHf濃度を低くすることが求められる。ゲート長50nm CMOSトランジスタを試作し、EOT1.2nmでもO.7A/cm^2と低いゲートリーク電流で、駆動電流はnMOSで650μA/μm,pMOSで250μA/μmであり、これまでに報告されているhigh-k膜のsub-100nm CMOSFETを凌ぐ駆動力が得られた。 |
| 抄録(英) | Sub-100 nm CMOSFETs with HfSiON gate dielectrics were fabricated and the guideline of Hf concentration (C_ |
| キーワード(和) | CMOS / HfSiON / high-k / ゲート絶縁膜 / Hf濃度 |
| キーワード(英) | CMOS / HfSiON / high-k / gate dielectrics / Hf concentration |
| 資料番号 | SDM2003-145,ICD2003-78 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2003/8/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 65nmノード世代に向けたHigh-kゲート絶縁膜(HfSiON)のCMOSFET設計(VLSI回路, デバイス技術(高速, 低電圧, 低電力)) |
| サブタイトル（和） | |
| タイトル（英） | Design Guideline of HfSiON Gate Dielectrics for 65 nm CMOS Generation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | CMOS / CMOS |
| キーワード(2)（和/英） | HfSiON / HfSiON |
| キーワード(3)（和/英） | high-k / high-k |
| キーワード(4)（和/英） | ゲート絶縁膜 / gate dielectrics |
| キーワード(5)（和/英） | Hf濃度 / Hf concentration |
| 第 1 著者 氏名（和/英） | 渡辺 健 / Takeshi WATANABE |
| 第 1 著者 所属（和/英） | (株)東芝セミコンダクタ一社SoC研究開発センター SoC Research & Development Center, Semiconductor Company |
| 第 2 著者 氏名（和/英） | 高柳 万里子 / Mariko TAKAYANAGI |
| 第 2 著者 所属（和/英） | (株)東芝セミコンダクタ一社SoC研究開発センター SoC Research & Development Center, Semiconductor Company |
| 第 3 著者 氏名（和/英） | 飯島 良介 / Ryosuke IIJIMA |
| 第 3 著者 所属（和/英） | (株)東芝研究開発センター Corporate Research & Development Center, Toshiba Corporation |
| 第 4 著者 氏名（和/英） | 石丸 一成 / Kazunari ISHIMARU |
| 第 4 著者 所属（和/英） | (株)東芝セミコンダクタ一社SoC研究開発センター SoC Research & Development Center, Semiconductor Company |
| 第 5 著者 氏名（和/英） | 綱島 祥隆 / Yoshitaka TSUNASHIMA |
| 第 5 著者 所属（和/英） | (株)東芝セミコンダクタ一社プロセス技術推進センター Process & Manufacturing Engineering Center, Semiconductor Company |
| 第 6 著者 氏名（和/英） | 石内 秀美 / Hidemi ISHIUCHI |
| 第 6 著者 所属（和/英） | (株)東芝セミコンダクタ一社SoC研究開発センター SoC Research & Development Center, Semiconductor Company |
| 発表年月日 | 2003/8/15 |
| 資料番号 | SDM2003-145,ICD2003-78 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 262 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |