| 講演名 | 2003/8/15 アンブレラセル : SOC向け高集積オンチップメモリセル(VLSI回路, デバイス技術(高速, 低電圧, 低電力)) 秋山 悟, 大平 信裕, 石川 剛, 久本 大, 渡部 隆夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | SOC向けに、CMOSプロセスとの整合性と低電圧動作に優れた高集積メモリセル、"アンブレラセル"を提案する。本セルは2つのトランジスタと1つの平面型MIM(Metal-Insulator-Metal)キャパシタから構成されるダイナミック型メモリセルである。セル面積はSRAMの約40%と小さく、論理プロセスにマスクを1枚追加するだけで形成できる。検討の結果、セル内のバイアス条件の最適化により、リーク電流の多い論理用標準トランジスタを利用するにも関わらず111μsのリテンション時間を確保できる見通しを得た。また、デュアルプリチャージ方式を適用することにより、0.72Vという低電圧下で10nsの高速ランダムサイクルが可能となることがわかった。 |
| 抄録(英) | We propose the Umbrella Cell, a logic-process-compatible 2T-DRAM cell for SOC applications. The cell has two logic transistors and a planar MIM capacitor placed on a Cu wire above the transistors to form an umbrella-like structure. This requires one additional photo mask. Its area is 26 F^2, approximately 60% smaller than a 6T cell. Careful bias design and a dual-precharge scheme solve the coupling problems inherent to the cell and allow the use of thin-oxide logic transistors as well as operation at a bit-line voltage of 0.72 V. |
| キーワード(和) | SOC / メモリセル / アンブレラセル / MIMキャパシタ / リテンション / デュアルプリチャージ |
| キーワード(英) | SOC / Memory cell / Umbrella Cell / Metal-Insulator-Metal Capacitor / Retention time / Dual Precharge Scheme |
| 資料番号 | SDM2003-138,ICD2003-71 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2003/8/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | アンブレラセル : SOC向け高集積オンチップメモリセル(VLSI回路, デバイス技術(高速, 低電圧, 低電力)) |
| サブタイトル（和） | |
| タイトル（英） | The Umbrella Cell : A Logic-Process-Compatible 2T Cell for SOC Applications |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SOC / SOC |
| キーワード(2)（和/英） | メモリセル / Memory cell |
| キーワード(3)（和/英） | アンブレラセル / Umbrella Cell |
| キーワード(4)（和/英） | MIMキャパシタ / Metal-Insulator-Metal Capacitor |
| キーワード(5)（和/英） | リテンション / Retention time |
| キーワード(6)（和/英） | デュアルプリチャージ / Dual Precharge Scheme |
| 第 1 著者 氏名（和/英） | 秋山 悟 / Satoru AKIYAMA |
| 第 1 著者 所属（和/英） | (株)日立製作所中央研究所 Central Research Laboratory, Hitachi, Ltd. |
| 第 2 著者 氏名（和/英） | 大平 信裕 / Nobuhiro OODAIRA |
| 第 2 著者 所属（和/英） | (株)日立超LSIシステムズ Hitachi ULSI Systems Co., Ltd. |
| 第 3 著者 氏名（和/英） | 石川 剛 / Tsuyoshi ISHIKAWA |
| 第 3 著者 所属（和/英） | (株)日立製作所中央研究所 Central Research Laboratory, Hitachi, Ltd. |
| 第 4 著者 氏名（和/英） | 久本 大 / Digh HISAMOTO |
| 第 4 著者 所属（和/英） | (株)日立製作所中央研究所 Central Research Laboratory, Hitachi, Ltd. |
| 第 5 著者 氏名（和/英） | 渡部 隆夫 / Takao WATANABE |
| 第 5 著者 所属（和/英） | (株)日立製作所中央研究所 Central Research Laboratory, Hitachi, Ltd. |
| 発表年月日 | 2003/8/15 |
| 資料番号 | SDM2003-138,ICD2003-71 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 262 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |