講演名 2003/8/14
[特別招待論文]低電力SoCを目指すSTARCの低電力技術開発(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
石橋 孝一郎, 藤本 徹哉, 岡田 博之, 山下 高廣,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) STARCでは、ユビキタス時代を実現するために低電力SoC技術の開発に取り組んでいる。ロジックとメモリには0.5V,アナログ回路には1.0Vの低電圧動作の回路技術等を開発し、低電力SoCを実現していく。ロジック回路を0.5Vで動作するための自己調整型順方向基板バイアス技術、バスの電力を低減するV-Driver回路技術、デバイスばらつきを補償する技術を取り入れた高速ADCなどを開発している。
抄録(英) Low power SoC technology, which realizes ubiquitous computing era, is investigated. Low voltage operdion of 0.5V for logic and memory IPs and 1.0V operation for analog IP are target techniques. Such low voltage logic, memory and analog IPs are to be implemented in a single chip to realize super low power SoC. We have developed Self-Adjusted Forward Body Bias Technique to achieve low voltage operation of logic circuit, V-driver circuit to reduce power of bus, and high speed ADC which includes compensation circuit of device fluctuation.
キーワード(和) SoC / 低電力
キーワード(英)
資料番号 SDM2003-127,ICD2003-60
発行日

研究会情報
研究会 ICD
開催期間 2003/8/14(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) [特別招待論文]低電力SoCを目指すSTARCの低電力技術開発(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
サブタイトル(和)
タイトル(英) A Development of Low Power SoC at STARC
サブタイトル(和)
キーワード(1)(和/英) SoC
キーワード(2)(和/英) 低電力
第 1 著者 氏名(和/英) 石橋 孝一郎 / Koichiro Ishibashi
第 1 著者 所属(和/英) (株)半導体理工学研究センター設計技術開発部
Semiconductor Academic Research Center(STARC)
第 2 著者 氏名(和/英) 藤本 徹哉 / Tetsuya Fujimoto
第 2 著者 所属(和/英) (株)半導体理工学研究センター設計技術開発部
Semiconductor Academic Research Center(STARC)
第 3 著者 氏名(和/英) 岡田 博之 / Hiroyuki Okada
第 3 著者 所属(和/英) (株)半導体理工学研究センター設計技術開発部
Semiconductor Academic Research Center(STARC)
第 4 著者 氏名(和/英) 山下 高廣 / Takahiro Yamashita
第 4 著者 所属(和/英) (株)半導体理工学研究センター設計技術開発部
Semiconductor Academic Research Center(STARC)
発表年月日 2003/8/14
資料番号 SDM2003-127,ICD2003-60
巻番号(vol) vol.103
号番号(no) 261
ページ範囲 pp.-
ページ数 6
発行日