| 講演名 | 2003/8/14 フレキシブルプロセッサ : パーソナルユースHWエミュレータ向け動的再構成可能ロジックアレイ(VLSI回路, デバイス技術(高速, 低電圧, 低電力)) 大川 猛, 野澤 俊之, 藤林 正典, 宮本 直人, カルナン レオ, 喜多 総一郎, 山下 雅房, アミル ヤマック, 小谷 光司, 大見 忠弘, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 開発者個人が使用可能であるような、低コストでコンパクトなシングルチップ・ハードウェアエミュレータの構築に適した動的再構成可能ロジックアレイ「フレキシブルプロセッサ」を開発した。現状のHWエミュレータは大規模な回路デザインを一度にプログラムするために大量のFPGAを用い非常に高価格である。そのため、回路デザインを適切に分割し、部分回路をフレキシプルプロセッサ上に逐次プログラムすることで元の回路と同じ動作を行う、「回路の時間的分割実行」によるエミュレーションを行う。その際必要となる部分回路間の通信および回路状態の退避・復帰をチップ上で行う工夫を行った。また冗長な回路構成情報を削減した論理基本素子の採用により、エミュレーション速度の向上を図っている。このフレキシブルプロセッサの試作を、3.9mm角のチップ面積、0.6um CMOSテクノロジにより行い、電源電圧5.0Vで33MHz動作を確認した。 |
| 抄録(英) | A dynamically reconfigurable logic array, i.e., the Flexible Processor, suitable for single chip emulation system is developed. It demonstrates the sequential execution of sub-circuits divided from original circuit, by newly developed Temporal Communication Module (TCM). In order to accelerate emulation speed, a logic element, which can reduce configuration data by 30% as compared to conventional Look-Up-Table, is implemented. The chip (3.9 x 3.9mm^2) fabricated with 0.6 um CMOS technology operates at 33MHz with 5.0V power supply. |
| キーワード(和) | 再構成可能プロセッサ / ロジックエレメント / エミュレーション / 時間的回路分割 |
| キーワード(英) | econfigurable processor / logic element / temporal circuit partitioning |
| 資料番号 | SDM2003-126,ICD2003-59 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2003/8/14(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | フレキシブルプロセッサ : パーソナルユースHWエミュレータ向け動的再構成可能ロジックアレイ(VLSI回路, デバイス技術(高速, 低電圧, 低電力)) |
| サブタイトル（和） | |
| タイトル（英） | The Flexible Processor : A Dynamically Reconfigurable Logic Array for Personal-use HW Emulator |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 再構成可能プロセッサ / econfigurable processor |
| キーワード(2)（和/英） | ロジックエレメント / logic element |
| キーワード(3)（和/英） | エミュレーション / temporal circuit partitioning |
| キーワード(4)（和/英） | 時間的回路分割 |
| 第 1 著者 氏名（和/英） | 大川 猛 / Takeshi OHKAWA |
| 第 1 著者 所属（和/英） | 東北大学大学院工学研究科 Graduate School of Engineering, Tohoku University |
| 第 2 著者 氏名（和/英） | 野澤 俊之 / Toshiyuki NOZAWA |
| 第 2 著者 所属（和/英） | 東北大学大学院工学研究科 Graduate School of Engineering, Tohoku University |
| 第 3 著者 氏名（和/英） | 藤林 正典 / Masanori FUJIBAYASHI |
| 第 3 著者 所属（和/英） | 東北大学大学院工学研究科 Graduate School of Engineering, Tohoku University |
| 第 4 著者 氏名（和/英） | 宮本 直人 / Naoto MIYAMOTO |
| 第 4 著者 所属（和/英） | 東北大学大学院工学研究科 Graduate School of Engineering, Tohoku University |
| 第 5 著者 氏名（和/英） | カルナン レオ / Leo KARNAN |
| 第 5 著者 所属（和/英） | 東北大学大学院工学研究科 Graduate School of Engineering, Tohoku University |
| 第 6 著者 氏名（和/英） | 喜多 総一郎 / Soichiro KITA |
| 第 6 著者 所属（和/英） | 東北大学未来科学技術共同研究センター New Industry Creation Hatchery Center, Tohoku University |
| 第 7 著者 氏名（和/英） | 山下 雅房 / Masanobu YAMASHITA |
| 第 7 著者 所属（和/英） | 東北大学大学院工学研究科 Graduate School of Engineering, Tohoku University |
| 第 8 著者 氏名（和/英） | アミル ヤマック / Amir JAMAK |
| 第 8 著者 所属（和/英） | 東北大学未来科学技術共同研究センター New Industry Creation Hatchery Center, Tohoku University |
| 第 9 著者 氏名（和/英） | 小谷 光司 / Koji KOTANI |
| 第 9 著者 所属（和/英） | 東北大学大学院工学研究科 Graduate School of Engineering, Tohoku University |
| 第 10 著者 氏名（和/英） | 大見 忠弘 / Tadahiro OHMI |
| 第 10 著者 所属（和/英） | 東北大学未来科学技術共同研究センター New Industry Creation Hatchery Center, Tohoku University |
| 発表年月日 | 2003/8/14 |
| 資料番号 | SDM2003-126,ICD2003-59 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 261 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |